Snáď najdôležitejším bodom v otázke presného fungovania počítača je konfigurácia parametrov rôznych podsystémov z nastavenia systému BIOS, ktoré je jednoducho nemožné prejsť. Hlavný vstupno/výstupný systém (BIOS Basic Input Output System) je akousi „vrstvou“ medzi hardvérovou (komponenty) a softvérovou (operačný systém) časťou PC. Obsahuje informácie o nainštalovaných komponentoch a všeobecných nastaveniach celého systému. Väčšina inštalácií má však svoje špecifiká, ktoré určujú niektoré črty a jemnosti fungovania subsystémov, ktoré riadia. Systém je možné vyladiť pre maximálnu efektivitu nastavením príslušných parametrov na maximálne možné hodnoty z hľadiska výkonu, avšak nie je zaručené, že počítač bude fungovať spoľahlivo a bez porúch. Na druhej strane je možné systém nakonfigurovať na maximálnu odolnosť voči poruchám a zároveň „zdrsniť“ výkon. Každý z týchto extrémov má svoje klady a zápory, takže sa zvyčajne snažia dosiahnuť „zlatú strednú cestu“ zmenou hodnôt príslušných nastavení systému BIOS. Môžete tak získať optimálne vyvážené parametre a dosiahnuť najvyšší možný výkon pri zabezpečení stabilného fungovania PC.

Hlavnými bodmi v tejto veci sú nastavenia parametrov určených na konfiguráciu systémovej RAM (RAM): všetky druhy oneskorení, špecifické režimy prevádzky, všeobecné prevádzkové schémy atď. všetko, čo sa týka tohto problému, nájdete v časti „Rozšírené nastavenie čipovej sady“ (alebo „Nastavenie funkcií čipovej súpravy“) v nastavení systému BIOS.

Automatická konfigurácia

Táto položka v nastavení je možno hlavná, no nenachádza sa presnejšie v každom systéme, na všetkých základných doskách pre procesory kompatibilné so 486 a na väčšine základných dosiek kompatibilných s Pentiom. Určuje možnosť zmien v nastaveniach pamäťového subsystému typov FPM DRAM a EDO DRAM s uvedením trvania prístupového cyklu (minimálna doba, počas ktorej je možné vykonávať cyklický prístup na ľubovoľné adresy) k údajom: 60ns (optimalizované pre pamäťové čipy s prístupovou dobou 60ns), 70ns (optimalizované pre pamäťové čipy s prístupovým cyklom 70ns) a Disable (v tomto prípade povoliť „ručnú“ konfiguráciu dostupných parametrov pamäťového subsystému). Pri asynchrónnom prenose dát je zaručené, že určitá operácia bude dokončená v pevnom časovom úseku, keďže v tomto prípade nie je fungovanie pamäte viazané na frekvenciu systémovej zbernice. Ak sa teda údaje objavia bezprostredne po hrane signálu systémových hodín, potom sa načítajú až pri príchode ďalšej hrany hodinového impulzu. Hodnoty 60/70 ns v tejto položke signalizujú systému, že je potrebné použiť vopred zadané predvoľby od výrobcu základnej dosky, ktoré zabezpečujú stabilnú prevádzku pamäte na základe nastaveného trvania prístupového cyklu. Je jasné, že nejaká časť maximálneho možného výkonu sa v tomto prípade určite stráca. Preto, aby sa umožnila flexibilná konfigurácia, musí byť tento parameter nastavený na Disable, čím sa umožní prístup k iným nastaveniam pamäťového podsystému.

Načasovanie čítania DRAM

Parameter, ktorý charakterizuje rýchlosť čítania dát z pamäťového poľa. Samotné pole je akousi súradnicovou mriežkou, kde je pozícia horizontálne (adresa riadka) a vertikálne (adresa stĺpca). Zjednodušene povedané, na priesečníku každej konkrétnej adresy riadka a stĺpca sa nachádza jeden „stavebný prvok“ poľa – pamäťová bunka, ktorou je kľúč (tranzistor) a pamäťový prvok (kondenzátor). Logický stav článku (fyzicky náboj v kondenzátore) je prezentovaný celkom jednoducho: je tam náboj "1", nie je žiadny náboj "0".

Na prečítanie obsahu jednej pamäťovej bunky je v najjednoduchšom prípade potrebných päť cyklov. Najprv sa na zbernici nastaví adresa linky (prvá polovica celej adresy pamäťovej bunky). Potom sa dodáva záblesk RAS# (Row Address Srobe), čo je druh riadiaceho signálu (zachytenie adresy riadka), potvrdzujúce prijatú adresu riadka pre zápis na špeciálne určené miesto v registri pamäťového čipu. Potom sa odošle adresa stĺpca (druhá polovica úplnej adresy pamäťovej bunky), po ktorej nasleduje prijatý signál na potvrdenie adresy (blokovanie adresy stĺpca) CAS# (Strobe adresy stĺpca). A nakoniec nasleduje operácia čítania z pamäťovej bunky riadená signálom povolenia zápisu WE # (Write Enable). Ak sa však čítajú susedné bunky, nie je potrebné zakaždým prenášať adresu riadku alebo stĺpca a procesor si „myslí“, že potrebné údaje sa nachádzajú v susedstve. Načítanie každej nasledujúcej bunky preto bude trvať tri cykly systémovej zbernice. Tu vzniká existencia určitých funkčných schém (časovanie v širšom zmysle tohto konceptu, zvyčajne znamená dočasný parameter) konkrétneho základného typu pamäte RAM: xyyy-yyyy-…, kde x je počet požadovaných cyklov zbernice na prečítanie prvého bitu a y na všetky nasledujúce.

Cyklus prístupu do pamäte procesora teda pozostáva z dvoch fáz: požiadavky (Request) a odpovede (Response). Fáza žiadosti pozostáva z troch krokov: odoslanie adresy, odoslanie žiadosti o prečítanie a odoslanie potvrdenia (voliteľné). Fáza odpovede zahŕňa vystavenie požadovaných údajov a potvrdenie prijatia. Je celkom bežné čítať štyri susediace (susedné) bunky, takže mnoho typov pamätí je špecificky optimalizovaných pre tento režim prevádzky a porovnávanie výkonu zvyčajne udáva len počet cyklov potrebných na prečítanie prvých štyroch buniek. V tomto prípade hovoríme o prenose paketov, ktorý zahŕňa poskytnutie jednej štartovacej adresy a ďalšie vyzdvihnutie bunkami v predpísanom poradí tento druh prenosu zvyšuje rýchlosť prístupu k pamäťovým úsekom s vopred určenými sekvenčnými adresami. Je jasné, že ak je potrebné čítať dáta z nesekvenčnej adresy, dôjde k prerušeniu „reťazca“ prenosu paketov a prvý bit nasledujúceho náhodného prístupu (adresy) sa berie do úvahy s popísaným štandardným päťcyklovým prístupom. vyššie. Procesor zvyčajne generuje adresové pakety štyri dátové prenosy dopredu, pretože sa očakáva, že systém automaticky vráti dáta zo špecifikovanej bunky a tri nasledujúce po nej. Výhoda tejto schémy je zrejmá: na prenos štyroch údajov je potrebná iba jedna fáza žiadosti.

Napríklad pre pamäť FPM DRAM sa používa schéma 5333-3333-..., na rozdiel od prvého typu dynamickej RAM, kde sa používa najjednoduchšia 5555-5555-..., ku ktorej sa v súčasnosti pristupuje, pričom sa znižuje čas prijať dátový paket, pretože. schéma prístupu je už 5222-2222-… Synchrónna SDRAM RAM na rozdiel od asynchrónnej (FPM a EDO) „neprenáša“ potvrdzovací signál do procesora a vydáva/prijíma dáta v presne definovaných časových bodoch (iba v spojení s synchronizačný signál systémovej zbernice ), ktorý odstraňuje nezrovnalosti medzi jednotlivými komponentmi, zjednodušuje riadiaci systém a umožňuje prechod na „kratšiu“ schému činnosti: 5111-1111-… asynchrónny typ dynamickej pamäte.

Preto v zvažovanej položke ponuky nastavenia nájdete možnosti pre prijateľné hodnoty pre cykly prístupu k pamäti: x333 alebo x444 je optimálne pre FPM DRAM, x222 alebo x333 pre EDO DRAM a x111 alebo x222 pre BEDO DRAM (a SDRAM ). Zmenou týchto parametrov a pokusom o použitie kratšieho diagramu pre konkrétny typ pamäte môžete dosiahnuť určité zlepšenie výkonu.

Časovanie zápisu DRAM

Parameter podobný v princípe predchádzajúcemu, s tým rozdielom, že je nakonfigurovaná práca pri zapisovaní. Pre základné typy pamätí FPM DRAM a EDO DRAM je hodnota uvažovaného parametra rovnaká, pretože zisk z princípu EDO možno získať iba pri čítaní. Hodnoty, ktoré sa majú nastaviť, sú teda podobné ako „Časovanie čítania DRAM“, pričom sa zohľadňuje špecifická architektúra použitej pamäte.

Rýchle oneskorenie medzi RAS a CAS

Nastavenie, ktoré charakterizuje oneskorenie v cykloch hodinového signálu medzi bleskami RAS# a CAS# (ako už bolo spomenuté, na signáloch RAS# a CAS# klopné obvody na čipe fixujú časti celého riadka a stĺpca adresy), napr. ktoré dáta z mechaniky DOZU sa prenesú do výstupných zosilňovačov ( SenseAmp, ktorý funguje ako dočasná vyrovnávacia pamäť a zosilňovač úrovne, keďže signál opúšťajúci čip je dosť slabý) a je zvyčajne 2ns. Toto oneskorenie je zámerné a nevyhnutné na poskytnutie dostatočného času na jednoznačné určenie adresy riadka (signál RAS#) a adresy stĺpca (signál CAS#) bunky. Inými slovami, tento parameter charakterizuje interval medzi pamäťovým radičom odosielajúcim signály RAS# a CAS# na zbernicu. Je jasné, že čím je táto hodnota menšia, tým lepšie, no netreba zabúdať, že je za tým schopnosť samotných pamäťových čipov realizovať nastavené oneskorenie, takže výber je tu nejednoznačný.

Čas predbežného nabíjania DRAM RAS

Parameter, ktorý určuje čas opätovného vydania (doba akumulácie náboja, dobitie) signálu RAS#, t.j. po akom čase bude pamäťový radič schopný znova vydať inicializačný signál linky. Je to spôsobené potrebou vykonať fázy aktualizácie obsahu pamäťových buniek. Toto nastavenie je možné nastaviť na 3 alebo 4 (v cykloch zbernice) a je podobné v načasovaní ako predchádzajúce nastavenie – menej je viac. Niekedy je možné nastaviť špecifickú schému regeneračného cyklu alebo priamo určiť čas aktualizácie obsahu pamäťového riadku, vyjadrený v mikrosekundách (ms).

Aby sa zachovala integrita informácií, náboj kondenzátorov by sa mal pravidelne aktualizovať (regenerovať) prečítaním obsahu celého riadku a jeho opätovným prepísaním. Pamäťové zariadenia s dynamickou „povahou“ majú jednu dosť vážnu nevýhodu - vysokú pravdepodobnosť chyby, keď sa dáta zapísané do určitej bunky môžu pri čítaní ukázať ako iné, čo súvisí s cyklami regenerácie náboja v pamäťovej bunke. Na kontrolu a nápravu tohto nedostatku existujú dva spôsoby kontroly integrity údajov: kontrola paritného bitu a kód opravy chýb. Ako už bolo uvedené, dynamická pamäťová elementárna bunka pozostáva z jedného kondenzátora a vypínacieho tranzistora, čo umožňuje dosiahnuť vyššiu hustotu prvkov (väčší počet buniek na jednotku plochy) v porovnaní so statickou. Na druhej strane má táto technológia množstvo nevýhod, z ktorých hlavnou je, že náboj nahromadený na kondenzátore sa časom stráca. Napriek tomu, že v topológii kondenzátorov dynamických pamäťových buniek je použité dobré dielektrikum s elektrickým odporom niekoľkých teraohmov (x10 12 Ohm), náboj sa stráca pomerne rýchlo, pretože rozmery jedného kondenzátora sú mikroskopické a kapacita malého zrnka je asi 10 -15 F. S takouto kapacitou sa na jednom kondenzátore nahromadí len asi 40 000 elektrónov.

Priemerná doba úniku náboja v poli DOZU je rádovo v stovkách alebo dokonca desiatkach milisekúnd, takže sa musí nabíjať v intervaloch 64 ms, ako to vyžaduje JEDEC Std 21-C. Údaje z jadra sa čítajú a prenášajú do zosilňovačov úrovne, po ktorých sa bez prechodu na výstup zapisujú späť do poľa. Banka pamäťových čipov (pole buniek s určitou organizáciou štruktúry pozostávajúcej z riadkov a stĺpcov) obsahuje štandardne buď 2k, alebo 4k, alebo 8k riadkov (presnejšie alebo 2048, alebo 4096, alebo 8192), prístup ku ktorému umožňuje súčasnú regeneráciu celého poľa súvisiaceho s daným riadkom. Nech je to akokoľvek, najlepšou schémou regenerácie nie je aktualizovať obsah buniek všetkých riadkov súčasne, ale postupne aktualizovať každý riadok jednotlivo. Výsledkom je, že na základe 4k poľa (priemerná hustota) môžeme vypočítať štandardnú normálnu schému regenerácie pre jeden riadok vydelením celého obnovovacieho cyklu počtom riadkov: 64000 m s/4096 = 15,625 m s. Ak banka obsahuje viac ako 4k riadkov, dajú sa jedným príkazom spracovať ľubovoľné dva riadky, prípadne sa všetko rieši jednoduchým vynásobením obnovovacej frekvencie presne naopak, ak banka obsahuje menej ako 4096 riadkov. Ak uvažujeme o možných riešeniach problému aktualizácie obsahu poľa DOZU, v súčasnosti sú známe tri rôzne spôsoby regenerácie dát.

Regenerácia jedným RAS (ROR RAS Only Refresh). V tomto prípade sa adresa vygenerovaného riadku prenesie na adresovú zbernicu, na čo je vydaný signál RAS# (rovnako ako pri čítaní alebo zápise). V tomto prípade sa vyberie rad buniek a údaje z nich sa dočasne privedú do vnútorných obvodov (presnejšie do zosilňovačov výstupnej úrovne) mikroobvodu, po ktorých sa zapíšu späť. Keďže signál CAS# nie je nasledovaný, cyklus čítania/zápisu sa nespustí. Nabudúce sa odošle adresa ďalšieho riadku a tak ďalej, až kým sa neobnovia všetky bunky, potom sa cyklus regenerácie zopakuje. Nevýhodou tohto spôsobu je samozrejme obsadenie adresovej zbernice a v čase regenerácie je zablokovaný prístup k iným podsystémom počítača. To výrazne znižuje celkový výkon, pretože tento druh regenerácie v pamäťových čipoch sa musí vykonávať pomerne často.

CAS pred RAS (CBR CAS Before RAS). V normálnom cykle čítania/zápisu signál RAS# vždy prichádza ako prvý, po ktorom nasleduje CAS#. Ak CAS# príde pred RAS#, začne sa špeciálny obnovovací cyklus (CBR), v ktorom sa adresa riadku neprenáša a mikroobvod používa vlastný interný čítač, ktorého obsah sa s každým CBR zvyšuje o 1 (diskrétny prírastok). cyklu. Tento režim umožňuje regeneráciu pamäte bez zaberania adresovej zbernice, čo je určite ekonomickejšie z hľadiska systémových prostriedkov.

Mechanizmus automatickej regenerácie (AutoPrecharge) alebo samoregenerácie (SEREf SElf REfresh) sa zvyčajne používa v úspornom režime, keď systém prejde do stavu „spánku“ a ovládač hodín je deaktivovaný. Režim rozšírenej regenerácie (EREf Extended REfresh) nie je samostatnou metódou, ktorá charakterizuje samotnú schopnosť mikroobvodu, ale rovnako ako skrátený režim (REREf REduce REfresh) určuje iba frekvenčný režim aktualizácie obsahu poľa vzhľadom na normálny cyklus (normálny, 15,625 m s) a pozostáva z „podmnožiny“ cyklu samoregenerácie. S EREf sa šetrí energia, pretože regeneráciu stránky (riadku) je teraz možné vykonávať oveľa menej často: povedzme po 125,2 ms a nie po 15,625 ms, ako je to v prípade štandardnej regenerácie. Znížené obnovovanie sa odporúča pre použitie vo veľkokapacitných pamäťových čipoch (64Mbitové zariadenia a väčšie) a v pamäťových moduloch s veľkým počtom čipov (16 a viac). Samoregenerácia sa využíva v obdobiach mikrospotreby (všeobecný stav systému Suspend), kedy sa obsah pamäťového čipu regeneruje sám inkrementáciou svojho interného počítadla, čo znamená, že všetky ovládacie funkcie je možné vypnúť. V tomto stave je aktualizácia dát v bunkách vyššie popísanými metódami nemožná, pretože nemá kto posielať signály na regeneráciu a pamäťový čip to robí sám, spúšťa vlastný generátor, ktorý taktuje jeho vnútorné obvody.

Takže metóda ROR bola použitá v prvých čipoch DRAM a v súčasnosti sa prakticky nepoužíva. Metóda CBR sa aktívne používa v čipoch EDO DRAM. Samoregenerácia sa odporúča pre systémy založené na SDRAM a podporuje nasledujúce hodnoty: 3,906 ms (0,25x znížené), 7,812 ms (0,5x znížené), 15,625 ms (normálne), 31,25 ms (2x rozšírené), 62,5 ms ( 4x predĺžený) a 125,2 m s (8x predĺžený). Je jasné, že samotná schopnosť konkrétneho pamäťového čipu (riadeného „uzavretými“ nastaveniami v BIOSe alebo samoregeneráciou) je určená architektonicky a závisí od typu použitej pamäte. Nastavením najväčšieho časového cyklu sa však „nezmestíte“ do všeobecného časového diagramu, takže výrobca pamäťového modulu jednoducho zadá tento druh informácií na špeciálne určené miesto SPD čipu, ktorým je vybavená väčšina moderných DIMM. Ak na použitom module takýto mikroobvod nie je, je možné za predpokladu, že to flexibilné nastavenie BIOSu umožňuje, nezávisle nastaviť frekvenciu regenerácie na základe štandardných 15,625 m s pre 4k pole banky, čím sa zníži ( znížený) cyklus o faktor 1 pri zvyšovaní počtu riadkov, alebo zvýšenie (predĺženého) cyklu pri znižovaní počtu riadkov, všetko závisí od logickej organizácie (počet bánk a štruktúra bánk) mikroobvodu a ich počet v konkrétny pamäťový modul.

MA Wait State

Čakacia doba prepínača adresy, ktorá vám umožňuje nastaviť alebo odstrániť ďalší cyklus oneskorenia pred prístupom k špecifickému pamäťovému čipu (signál výberu čipu, CS#). Akýmsi „kontrolným bodom“ prevádzky je prepínanie signálu MA# (adresa pamäte) s jedno- alebo dvojcyklovým predstihom CS#. Tento bod bude podrobnejšie zvážený nižšie vo vzťahu k synchrónnym systémom.

DRAM R/W Leadoff Timing

Táto položka charakterizuje počet cyklov, ktoré pamäťový subsystém strávi prípravou na vykonanie operácie čítania / zápisu údajov, pričom určuje ich počet na zbernici pred vykonaním operácie v samotnom mikroobvode. V tomto prípade sú možné nasledujúce hodnoty: 8/7 a 7/5 počet cyklov na čítanie/zápis. Ako každý parameter, ktorý charakterizuje oneskorenie, mali by ste ho skúsiť nastaviť na nižšiu hodnotu.

Špekulatívne vedenie

Parameter, ktorý povoľuje (Enable) a deaktivuje (Disable) režim signálu čítania dopredu (READ), ktorého povolenie umožňuje jeho vydanie o niečo skôr, ako je dekódovaná adresa (jedinečne určené pomocou stroboskopov RAS# a CAS# ). Keďže určenie adresy požadovanej bunky trvá určitý čas, systém plytvá hodinami, ktoré sa dajú dobre využiť. Povolenie tohto parametra teda umožňuje čítať adresu ďalšej bunky, zatiaľ čo prebieha proces určenia súradnice bunky, ktorej adresa bola vypočítaná skôr. Táto technika tiež do určitej miery ušetrí čas a zníži počet „nečinných“ cyklov systémovej zbernice.

DRAM ECC/Parity Select

Parameter, ktorý riadi režimy kontroly integrity údajov: kód opravy chýb (ECC Error Correction Code) a kontrola parity (Parita). Často je tam aj položka „DRAM Data Integrity Mode“.

Podľa povahy môžu byť chyby pamäte rozdelené do dvoch typov. Dočasné chyby (poruchy, mäkké chyby) spojené s dopadom kozmického žiarenia, alfa častíc, vonkajšieho a vnútorného šumu zvyčajne vedú k jedinej zmene informácie a najčastejšie sa dáta zapisujú do tej istej bunky opakovane bez chýb. Trvalé chyby (poruchy, ťažké chyby) vyplývajúce z nefunkčnosti samotných pamäťových čipov často vedú k strate informácií v celom stĺpci alebo dokonca v celom čipe.

V prípade použitia paritnej schémy je jeden paritný bit uložený v špeciálne pridelenej pamäťovej oblasti spolu s každých osem bitov informácií. Paritný bit sa vytvorí nasledovne: spočíta sa počet "jednotiek" v binárnom vyjadrení bajtu: ak je párny, potom tento bit nadobudne hodnotu "1", ak nie, "0". Potom sa údaje zapíšu do hlavnej pamäte. Keď sa tento dátový bajt načíta z bunky, „priradí sa“ mu paritný bit a potom sa analyzuje 9bitová hodnota. Ak je v tomto počte nepárny počet jednotiek, potom sa paritný bit "odreže" a bajt informácie sa prenesie na spracovanie inak, vygeneruje sa chyba parity a počítač sa zastaví so správou. Ak sa zmení párny počet informačných bitov, kontrola parity zlyhá. Napriek tomu, že kontrola parity dokáže zistiť maximálne dvojbitové chyby, nedokáže ich opraviť.

Modul ECC dokáže nielen odhaliť, ale aj opraviť chyby a generovať chybu parity. Typicky je táto schéma práce založená na použití Hammingových kódov (kódy na korekciu šumu), ktoré umožňujú odhaliť a opraviť jeden chybný bit, alebo nájsť dva a opraviť jednu chybu (opravné vlastnosti kódu sú určené jeho nadbytočnosť). Korekcia chýb je oveľa zložitejšia ako parita a používa sa v systémoch, kde je potrebné preniesť veľké množstvo informácií s minimálnou pravdepodobnosťou chyby. V každom prípade, či už ide o schému parity alebo ECC, použitie týchto typov pamäte môže znížiť výkon: ak parita dokáže „spomaliť“ systém o 23 %, potom pre ECC toto číslo niekedy dosiahne 10 %, v závislosti od zložitosť použitého algoritmu. Navyše, 72-bitový ECC modul je drahší ako jeho bežný 64-bitový „analóg“ s rovnakou kapacitou, takže voľba použitia týchto typov pamätí na PC je výlučne na každom.

Prítomnosť modulu, ktorý podporuje schému ECC v PC, je určená samotným systémom a ak sa žiadny nenájde, položku ponuky „DRAM Data Integrity Mode“ nemožno zmeniť „sivé“ pole s označením „Non-ECC“ . Povolenie položky "DRAM ECC/Parity Select" za predpokladu, že sa v systéme používajú príslušné pamäťové moduly, vedie k aktivácii kontroly korekcie chýb alebo k zahrnutiu mechanizmu kontroly parity.

Konfigurácia SDRAM

Parameter, ktorý určuje, ako je pamäťový subsystém nakonfigurovaný na základe SDRAM a nadobúda tieto hodnoty: podľa SPD (požadované parametre sa čítajú zo špeciálneho sériového detekčného čipu nainštalovaného na pamäťovom module a plne optimálne zodpovedajú typu a individuálnym charakteristikám čipov nainštalovaný na ňom) alebo Manuálne (niektoré parametre je možné meniť „ručne“, pričom príslušné položky ponuky týchto parametrov budú dostupné na úpravu). Podstatou tohto nastavenia je, že v prípade použitia manuálnej schémy je umožnený prístup k zmene parametrov „SDRAM CAS Latency Time“, „SDRAM RAS-to-CAS Delay“ a „SDRAM RAS Precharge Time“, ktoré tvoria hlavná časová schéma operácie pamäte (CL-t RCD -t RP, v tomto poradí) a umožňujú flexibilnejšiu konfiguráciu subsystému založenú na synchrónnej pamäti RAM, ktorá je podobná predtým uvažovanému parametru "Automatická konfigurácia". V prípade použitia schémy SPD sa požadované hodnoty automaticky načítajú z čipu EEPROM, do ktorého výrobca konkrétneho pamäťového modulu vopred „vybliká“ potrebné hodnoty časových parametrov (časovania), zabezpečenie stabilnej prevádzky.

Pri synchrónnej práci s pamäťou sa operácie vykonávajú striktne s cyklami systémového generátora. Súčasne sa riadenie synchrónnej RAM stáva o niečo komplikovanejším ako asynchrónne, pretože je potrebné zaviesť ďalšie západky, ktoré ukladajú adresy, údaje a stavy riadiacich signálov. Výsledkom je, že namiesto trvania prístupového cyklu, ktorý sa používa pre charakteristiky v asynchrónnych systémoch, na opis rýchlosti SDRAM, sa uchyľujú k špecifikácii trvania periódy hodinového signálu (t CLK Clock time , hodnota nepriamo úmerná na frekvenciu opakovania hodín). Preto je v niektorých verziách systému BIOS možné priamo uviesť trvanie periódy hodinového signálu: 7ns (maximálna prevádzková frekvencia tohto modulu je 143 MHz, preto budú použité schémy časovania optimalizované pre pamäťové zariadenia s - 7 parameter uvedený priamo na samotnom čipe), 8ns (maximálna pracovná frekvencia tohto modulu 125MHz, takže nastavenie časovania bude optimalizované pre pamäťové zariadenia s parametrom -8) a 10ns (maximálna pracovná frekvencia tohto modulu je 100MHz, takže nastavenia časovania budú optimalizované pre pamäťové čipy s parametrom -10), ktoré fungujú podobne ako tie, ktoré sú popísané vyššie v odseku „Automatická konfigurácia“, ale sú pomerne zriedkavé.

Pole mikroobvodov štandardne obsahuje logické banky (Bank), ktorých počet a organizácia je určená individualitou (fundamentálnosťou) samotnej architektúry a konečnou kapacitou mikroobvodu. Banky obsahujú logické riadky (Row), tiež nazývané stránky (Page, aby nedošlo k zámene s fyzickými riadkami), ktoré zase obsahujú stĺpce (Column), pričom matica vytvorená takouto hierarchiou je jadrom pamäťového čipu. Reťazec je množstvo dát, ktoré sa čítajú alebo zapisujú do jednej z niekoľkých bánk jadra. Stĺpce sú podmnožiny riadkov, ktoré sa čítajú alebo zapisujú v jednotlivých fázach operácií čítania/zápisu.

Zvážte postupný priebeh údajov na čipe. Slučka sa zvyčajne začína, keď príde aktivačný príkaz banky, ktorý vyberie a aktivuje požadovanú banku a riadok v jej poli. Počas nasledujúceho cyklu sa informácie prenesú na internú dátovú zbernicu a odošlú do zosilňovača úrovne (ako už bolo spomenuté, akýsi "akumulátor", ktorý hrá úlohu zosilňovača signálu aj dočasnej vyrovnávacej pamäte). Keď úroveň zosilneného signálu dosiahne požadovanú hodnotu, dáta sú uzamknuté (Latch) interným hodinovým signálom - tento proces sa nazýva oneskorenie medzi určením adresy riadka a stĺpca (t RCD RAS#-to-CAS# Delay) , trvá 23 cyklov systémovej zbernice (počet hodín). Po tomto oneskorení môže byť zadaný príkaz na čítanie v spojení s adresou stĺpca na výber adresy prvého slova (v tomto prípade množstvo dát prenesených za cyklus rovnajúce sa šírke dátovej zbernice pamäťového čipu), ktoré sa má prečítať. zo zosilňovača úrovne. Po vydaní príkazu na čítanie sa vykoná dvoj- alebo trojcyklové oneskorenie výberu stĺpca (CAS# signal delay CAS# Latency alebo jednoducho CL), počas ktorého sa synchronizujú dáta vybrané zo zosilňovača úrovne a prenesú sa na externý čip. kolíky (čiary DQ). Po prvom slove nasleduje zvyšok počas každého nasledujúceho hodinového signálu, pričom sa vypočítava úplná dĺžka zhluku (Burst Length), počet nepretržite prenášaných slov v jednej fáze prenosu dát. Až po prenesení všetkých informácií je možné vrátiť dáta zo zosilňovača do radu prázdnych buniek poľa, aby sa obnovil jeho obsah, čo trvá 23 hodinových cyklov. Aby sme boli spravodliví, treba poznamenať, že napriek správnemu označeniu sekvencie t RCD -CL-t RP má hlavná časová schéma zvyčajne tvar CL-t RCD -t RP , čo naznačuje stupeň dôležitosti jej základných parametrov. . Dynamické, a preto majúce vlastnosť útlmu signálu a úniku, zo svojej podstaty musí pole buniek regenerovať svoj obsah. Periódy obnovy náboja sú nastavené regulátorom regenerácie monitorovacieho programu vykonávaného počítadlom obnovy (Refresh Counter), takáto obnova vyžaduje 710 cyklov, počas ktorých je dátový tok prerušený.

Procedúra zápisu pri zvažovaní schémy dočasného prístupu je podobná fáze čítania s rozdielom v prídavnom intervale tWR, ktorý charakterizuje obdobie obnovy rozhrania po operácii. Inými slovami, perióda obnovy vo fáze zápisu je zvyčajne dvojcyklové oneskorenie medzi koncom dátového výstupu na zbernicu (posledný impulz na dátovej zbernici) a začatím nového cyklu. Tento časový interval zaisťuje obnovenie rozhrania po operácii zápisu a zabezpečuje, že sa vykoná správne. Výsledkom je, že na konci prenosu posledného slova vo fáze zápisu riadok banky, ku ktorej sa pristupuje, vstúpi do fázy regenerácie nie okamžite, ale po dodatočnom oneskorení, ktorého minimálna hodnota je určená najmenší interval, počas ktorého sa očakáva, že sa aktuálna operácia zápisu dokončí správne. Preto sa čas aktivity stránky vo fáze zápisu stane väčším ako hodnota t RAS fázy čítania o trvanie obdobia obnovy, tWR.

Čas latencie SDRAM CAS

Oneskorenie pri vydávaní signálu CAS# pre synchrónny čip RAM je jednou z najdôležitejších charakteristík a označuje minimálny počet cyklov zbernice (Clock Period) od momentu, kedy je dátová požiadavka „fixovaná“ bleskom CAS# až do momentu je detekovaný a prečítaný. Predpokladá sa, že v čase príchodu hrany signálu CAS# sú na adresových vstupoch správne dáta. Keďže však všade existujú časové oneskorenia (vrátane samotného mikroobvodu), nejaký čas je špeciálne vyčlenený na ich prekonanie a vzhľadom na rozšírenie parametrov oneskorenia pre rôzne adresné linky môžu byť rôzne, v tomto prípade je to CAS Latency ( CL) a CL2 a CL3 sú časy zavedeného oneskorenia v cykloch (2 a 3). Čím menšie oneskorenie, tým väčšia rýchlosť práce s pamäťou, ale aj väčšie riziko, že sa dáta dostanú „na nesprávnu adresu“, čo určite spôsobí pád. Stabilita voči takýmto poruchám je stabilita CL.

Inými slovami, CL je oneskorenie medzi vytvorením príkazu na čítanie pomocou riadiacej logiky čipu a dostupnosťou prvého slova na čítanie. Ak k registrácii (rozpoznaniu signálu určitej logickej úrovne prijímačom) príkazu čítania dôjde na hrane hodín N a CL je M hodín, potom budú príslušné dáta dostupné po N + M hodinách. Pre zabezpečenie garantovaného výstupu dát sa však tranzistory výstupných obvodov dátových liniek zapínajú o jeden cyklus skôr (N + M-1), t.j. vydávajú dáta na (v tom čase) nedefinovaných úrovniach, čo spôsobuje, že pamäťový radič čaká ešte jeden cyklus, kým prijme prichádzajúce dáta. Pri použití CL2 pre moduly dimenzované pre danú frekvenciu na CL3 nemusia mať výstupné obvody čas na nastavenie správnej úrovne (a poskytnutie menovitého prúdu) pre presnú reprezentáciu údajov na zbernici a môže dôjsť k chybe.

Oneskorenie SDRAM RAS-to-CAS

Podobný parameter (Fast RAS-to-CAS Delay), definovaný ako t RCD , bol opísaný skôr a v tomto prípade môže nadobúdať hodnoty 2 alebo 3, čím sa nastavuje dvoj- a trojcyklové oneskorenie od začiatku odoslanie aktivačného príkazu konkrétnej logickej banky do momentu prijatia príkazu čítanie/zápis pri príchode predného CAS # (prechod na aktívnu nízku úroveň). Inými slovami, po vydaní príkazu na aktiváciu banky musí byť riadok, ku ktorému sa pristupuje, vopred nabitý (vykonať cyklus akumulácie náboja, Precharge) predtým, ako príde príkaz na čítanie (určený adresou stĺpca). To znamená, že dáta sú prenášané z pamäťového poľa do zosilňovača výstupnej úrovne na čipe s oneskorením 2 alebo 3 cyklov. Malo by sa chápať, že samotná latencia hrá skôr menšiu úlohu v celkovej latencii pri prístupe na stránku a/alebo čítaní údajov z otvorenej stránky. Nie v každom BIOSe je však možné meniť hodnotu tohto oneskorenia z dôvodu chýbajúceho zodpovedajúceho parametra, v skutočnosti sa však t RCD zohľadňuje aj v hodnote "Bank X/Y Timing".

Čas predbežného nabíjania SDRAM RAS

Doba dobíjania riadku je t RP . Čip DRAM s dvoma/štyrmi bankami (logická organizácia) vám v tomto prípade umožňuje „skryť“ tento čas, aby sa zabezpečil nepretržitý vstup / výstup údajov: v čase, keď dôjde k akejkoľvek operácii s jednou pamäťovou bankou, druhá má čas na regeneráciu (aktualizácia údajov). Jednoducho povedané, tento parameter umožňuje definovať rýchle (Fast) alebo pomalé (Slow) akumuláciu náboja na linke RAS # pred začiatkom regeneračného cyklu. Nastavenie hodnoty na Fast zvyšuje výkon, ale môže spôsobiť nestabilitu. Slow na druhej strane robí opak – zvyšuje stabilitu počítača, zvyšuje však čas strávený cyklom regenerácie dát. Preto by sa odporúčaná hodnota Fast mala nastaviť, ak ste si istí kvalitou pamäťových čipov. Bežne sa vyskytujúce hodnoty 2 a 3 tejto položky určujú počet cyklov systémovej zbernice potrebných na obnovenie údajov na stránke, ku ktorej sa pristupovalo.

Vo všeobecnosti je oneskorenie spôsobené nahromadením poplatku v riadku potrebné na presun údajov späť do poľa (banka/zatvorenie stránky) pred príchodom ďalšieho príkazu na aktiváciu banky. Takto sa stratí 3 060 % z celkového počtu odoslaných požiadaviek na čítanie na jednej stránke (Stránka, bežne označovaná ako riadok logickej banky), ktorá sa nazýva Page Hit. Preto v tomto prípade nie je potrebné aktivovať banku, pretože údaje sú už na stránke a stačí zmeniť adresu stĺpca vydaním signálu CAS#. Ak sa požadované údaje na danej stránke nenachádzajú, je potrebné ich vrátiť do poľa a banku zatvoriť.

Ak požadované údaje existujú v tej istej banke, ale v rôznych riadkoch, musí byť zadaný príkaz na opätovné načítanie na zatvorenie banky (medzera rovnajúca sa trvaniu dobíjania) a nový príkaz na aktiváciu banky otvorí správny riadok (oneskorenie t RCD), kde sú umiestnené požadované údaje . Neskôr po intervale CL príde príkaz read na správne zvolenú adresu. Výsledkom je, že celkový počet cyklov oneskorenia (tRCD-CL-t RP vzor) opísaný ako 2-2-2 je 6 cyklov, zatiaľ čo vzor 3-3-3 ho zvýši na 9.

Ak sa požadované údaje nachádzajú v rôznych riadkoch, nie je potrebné tráviť čas čakaním na zatvorenie prvej banky, takže oneskorenie t RP sa v tomto prípade neberie do úvahy. Preto zostáva len oneskorenie CAS# a interval RAS#-CAS#. Vo všeobecnosti je táto schéma mierne zjednodušená, pretože ak sú údaje v tej istej banke, ale v rôznych riadkoch, banka musí byť nielen uzavretá, ale aj reaktivovaná. Preto má každá banka veľmi krátky čas, počas ktorého zostáva otvorená, a čas cyklu t RC sa stáva dosť kritickým faktorom.

Pre pamäťový čip, ktorý vstúpil do fázy samoregenerácie (SEREf), je potrebný určitý časový interval, aby sa vrátil späť do aktívneho stavu. Ako už bolo spomenuté vyššie, ak zariadenie vstúpi do fázy Self-Refresh, všetky vstupné rozhrania sa prenesú do stavu DtC (Don't Care) a hodinový vstup CKE sa deaktivuje, po čom sa okamžite zapne počítadlo regenerácie na čipe. . Počas tohto obdobia je pamäťový čip voči systému pasívnym zariadením a nereaguje na príkazy, pretože synchronizačné rozhranie je deaktivované. Po fáze vnútornej obnovy sa aktivuje mechanizmus externej synchronizácie a zariadenie sa vráti do aktívneho stavu príkazom Refresh Exit. Fáza plnej aktivácie od začiatku signálu CKE po pripravenosť prijať prvý príkaz z ovládača však trvá 47 cyklov a nazýva sa Refresh RAS Assertion.

Čas cyklu SDRAM Tras/Trc

Parameter, ktorý charakterizuje rýchlosť čipu SDRAM (dynamika poľa) a určuje pomer intervalu, počas ktorého je riadok otvorený na prenos dát (t RAS RAS # Active time) k obdobiu, počas ktorého prebieha celý cyklus otvárania a aktualizácie riadok je dokončený (t RC Row Cycle time, tiež nazývaný Bank Cycle Time.

Predvolená hodnota je 6/8, čo je pomalšie, ale stabilnejšie ako 5/6. Avšak 5/6 cyklov rýchlejšie v SDRAM, ale nemusí nechať riadky (riadky) otvorené dostatočne dlhý čas na dokončenie transakcie, čo platí najmä pre SDRAM s hodinovou frekvenciou vyššou ako 100 MHz. Preto sa odporúča skúsiť nastaviť na začiatok 5/6, aby sa zvýšil výkon SDRAM, ale ak sa systém stane nestabilným, treba ho zmeniť na 6/8. Tento parameter možno nájsť aj vo formulári . Napríklad pre niektoré základné logiky môžu mať tieto nastavenia nasledujúce hodnoty: pre sériu i82815xx alebo , pre sériu súpravy VIA alebo a pre ALi MAGiK1 .

Cyklus banky určuje počet cyklov požadovaných po vydaní príkazu na aktiváciu banky pred začiatkom fázy dobíjania. Inými slovami, keď už je stránka otvorená, musí byť určitý čas otvorená, kým sa znova zatvorí. Parameter t RC udáva minimálny počet cyklov od začiatku prístupu k riadku až po opätovnú aktiváciu banky. Keďže fáza opätovného načítania má oneskorenie 23 cyklov, celý cyklus banky je súčtom aktívneho času signálu RAS# a intervalu aktualizácie údajov na stránke: t RС =t RAS +t RP , kde t RAS =t RCD +CL je definované ako oneskorenie odozvy (latencia) charakterizujúce časový interval medzi registráciou prijatého príkazu a okamihom prenosu údajov spojených s príkazom. Teda tRC charakterizuje celkový počet cyklov zahrnutých v hlavnej časovej schéme tRCD-CL-tRP. Napríklad séria i82815xx podporuje alebo schémy, ktoré ukazujú, že doba nabíjania je pevná a predstavuje dva cykly zbernice (2T). Séria základných logík od VIA určuje interval t RAS z hodnôt 5T a 6T, čo označuje plávajúcu hodnotu t RP v 2 alebo 3 cykloch, nie sú však priamo dostupné, ale sú súčasťou „ mix“ nastavení.

Súčasné čipy SDRAM majú časy cyklu jadra 5060 ns. Na druhej strane to znamená, že teoreticky čip taktovaný na 133MHz (perióda 7,5ns) má hodnotu t RC =7T, z ktorej určíte aktuálny cyklus jadra: 7x7,5ns=52ns. Ak sa frekvencia hodín zvýši, počet cyklov sa tiež zodpovedajúcim spôsobom zvýši, aby sa zmestil do okna 50 ns. Po vykonaní výpočtu si môžeme všimnúť teoretickú hranicu taktovacej frekvencie SRDAM na 183MHz pri súčasných parametroch (9T), čo znamená 49,2ns cyklus jadra. Zaujímavosťou je, že v skorých revíziách série i82815 vyzeral obvod ako alebo , ktorý určuje limit hodinovej frekvencie v oblasti 166 MHz. Pre 100MHz takt by mal byť bankový cyklus nastavený na 5/7, aby ste dosiahli čo najlepší výkon, a pre 133MHz zbernicu by mal byť nastavený na 5/8 alebo 6/8 v závislosti od toho, o koľko chcete „pretaktovať“ rozhranie.

V tejto súvislosti je najdôležitejšou otázkou určenie minimálneho možného intervalu aktivity stránky (signál RAS #) a toho, čo bude znamenať prekročenie jeho prípustných hodnôt (t RAS Violation). Keď signál RAS# aktivuje banku, dáta sa uzamknú v zosilňovači úrovne. Napríklad existujú dve paralelné linky, z ktorých jedna je signálna a druhá je spojená. Tento obvod funguje na princípe striedania, kde každý riadok môže byť signálový aj referenčný. Zosilňovač úrovne rozlišuje napätie medzi nabitým dátovým vedením a referenčným a zosilňuje relatívne slabý signál, čo je potrebné urobiť, aby sa obnovili informácie v bunkách. Signálne vedenia majú dobre definovanú kapacitu, ktorá klesá so zvyšujúcim sa nábojom. Ak sa fáza opätovného načítania (vymazanie všetkých informácií z dátovej linky na aktiváciu prístupu k ďalšej bankovej linke) začne skôr, ako sa úroveň signálu dostatočne stabilizuje na obnovenie pôvodného obsahu stránky, dôjde k porušeniu dobre definovaného trvania aktivity stránky (signál RAS#). (t RAS Violation), čo má za následok úplnú stratu údajov alebo v najlepšom prípade nesprávne obnovenie. Inými slovami, t RAS je čas potrebný na naakumulovanie úplného nabitia v rade a obnovenie údajov pred začiatkom ďalšieho cyklu dobíjania. Reload je zase príkaz, ktorý zatvorí stránku alebo banku, takže t RAS je tiež charakterizovaný ako minimálny čas aktivity stránky. Ak k tomu pripočítame trvanie cyklu dobíjania, výsledkom bude celkový počet cyklov potrebných na otvorenie a zatvorenie banky, nazývaný bankový cyklus (t RC) – o čom sme diskutovali vyššie.

Stav čakania SDRAM MA

Pre systémy založené na synchrónnej RAM potrebuje pamäťový radič poslať niekoľko prístupových signálov, aby dokončil kompletnú fázu prístupu ku konkrétnemu pamäťovému čipu: CS# (výber čipu), MA (adresa pamäte), WE# (povoliť zápis) RAS# ( kontrolka potvrdenia adresy riadka ) a CAS# (kontrolka overenia adresy stĺpca). Akýkoľvek prístup do pamäte zahŕňa tieto signály v rôznych variáciách v závislosti od typu vykonávanej operácie. Napríklad bez signálu výberu čipu nebudú čipom akceptované všetky nasledujúce príkazy.

Takže všetky adresné linky idúce z pamäťového radiča do subsystému sú pripojené ku všetkým pamäťovým čipom na všetkých moduloch, čo spôsobuje značné (v závislosti od celkového počtu čipov) logické zaťaženie radiča, ktorý musí poslať správnu koncovú adresu do všetky čipy v module( k nej). Preto sa odporúča pred signálom CS# sledovať 12-hodinový posun adresy a ďalšie špecifické informácie. Výsledkom je, že adresové a iné špecifické príkazové signály môžu byť vydávané s 0- (Rýchle, nezahŕňa stav čakania pred vydaním signálu CS#), 1- (Normálne, jeden cyklus pred príkazom na výber čipu), alebo 2- (Pomalý, pred príkazom select). chip in 2T) posun hodín signálu výberu čipu.

Ak teda pamäťový modul obsahuje napríklad len 4 alebo 8 čipov, potom sa v tomto prípade odporúča hodnota Fast. Ak má pamäťový modul 16 alebo 18 zariadení, potom je preň jednocyklový posun v poriadku. Ak je viac ako 18 pamäťových čipov (registrovaný DIMM) 2T. V zložitých konfiguráciách podsystémov využívajúcich niekoľko modulov s rôznou logickou a fyzickou organizáciou je potrebná hlbšia praktická analýza.

SDRAM Bank Interleaving

Mechanizmus prekladania logických bánk pamäťového čipu (nezamieňať s režimom prekladania fyzických bánk prepínaním fyzických liniek rozdelených na segmenty s vlastnou riadiacou logikou pre každú, ktorej implementácia vyžaduje prítomnosť komplexnej hardvérovej adaptívnej logiky a špeciálne zapojenie signálových stôp pamäťového subsystému) umožňuje „prepínanie“ obnovovacích a prístupových cyklov (pipelining): kým jedna logická banka prechádza cyklom aktualizácie obsahu, druhá je v aktívnom stave a plní prístupový cyklus. To zlepšuje výkon pamäťového subsystému (skutočná priepustnosť sa blíži k teoretickému vrcholu) v porovnaní s neoptimalizovaným mechanizmom (prefetch) a „skrýva“ čas aktualizácie obsahu každej jednotlivej banky.

Pamäťové čipy DOZU s kapacitou poľa 16Mbit alebo menej teda využívajú jednoblokovú maticu (jedna logická banka). Niektoré 16Mbit a všetky 32Mbit čipy už majú dvojbankovú internú architektúru. Zariadenia s kapacitou jadra 64 Mbit a viac sú organizované v štvorbankovej logickej štruktúre, oddelené vnútornými diaľnicami a I/O stopami.

Rozdelenie logického poľa jadra na štyri časti umožňuje pomocou rozhrania pre výber kociek ovládať všetky logické banky súčasne a umožňuje ponechať jednu otvorenú stránku v každej banke naraz (ak je samozrejme použitá nezávislá konštrukčná štruktúra). Vďaka tomu je možné pristupovať bez toho, aby ste museli meniť skutočnú adresu umiestnenia požadovaného dátového riadku a stĺpca, ktoré sú zdieľané medzi všetkými logickými bankami v rámci toho istého čipu. Vďaka tomu môže kontrolór presmerovať požiadavky z jednej internej banky do druhej a vykonať potrebné operácie. Prekladané dáta sú známe ako prekladaný prístup, ktorý má tú výhodu, že keď sa zatvorí jedna logická banka, dáta pokračujú v toku do/z druhej, čím sa vytvára súvislý tok. V prípade vynechania stránky je teda fáza opätovného načítania riadkov systémovo transparentnou operáciou. Súčasné otvorenie všetkých logických bánk naraz (s odkazom na konkrétnu stránku v každej) je však nemožné, pretože aktivačné príkazy v tomto prípade môžu byť zadané s minimálnym oneskorením jedného cyklu.

Inými slovami, základnou myšlienkou prekladaného prístupu je prístup z jednej banky do druhej, zatiaľ čo príslušné stránky sú otvorené v každej banke, čo si vyžaduje vysoký stupeň koncentrácie údajov v systémovej RAM. Typicky môže príkaz na prebudenie otvoriť jednu banku v danom čase (predbežné načítanie) a potom načítať dáta po oneskorení t RCD + CL. Avšak takmer okamžite po odoslaní aktivačného príkazu do jednej banky môže pamäťový radič poslať aktivačný príkaz do inej banky v rovnakom cykle, čím otvorí ďalšiu banku. Ak kontrolór presne vie, aké dáta sa majú preniesť do inej banky, môže odoslať príkaz na čítanie bez koša (Trashing, režim intenzívneho prenosu dát pri nedostatku systémovej pamäte) dátového paketu prvej banky. V tomto prípade je možné prepínať z jednej banky do druhej s oneskorením iba jedného cyklu (latencia z banky do banky, oneskorenie prechodu z banky do banky) medzi zhlukmi štyroch slov (BL=4). Okrem toho, fázy akumulácie poplatkov a uzatvárania bánk sa môžu vykonávať na "pozadí" počas čítania dát z prekladaných bánk.

Sú známe tri režimy prekladania: normálny (No Interleave), dvojbankové prekladanie (2-Way Interleave, dáta sa prepínajú medzi dvoma logickými bankami) a štvorbankové prekladanie (4-Way Interleave, dáta sa prepínajú medzi štyrmi logickými bankami). Režim logického prekladania bánk funguje iba vtedy, ak sú postupne požadované adresy v rôznych bankách, inak prebiehajú dátové transakcie podľa obvyklej schémy bez prekladania. V takom prípade bude musieť systém počas volania a regeneračného cyklu nečinne prechádzať, po ktorom sa požiadavka zopakuje. Podpora konkrétneho režimu však musí byť implementovaná aj na úrovni konkrétnej aplikácie. Vo všeobecnosti akýkoľvek program, ktorý výrazne závisí od vyrovnávacej pamäte procesora (veľkosť, typ a hierarchia), nie je schopný optimálne využívať režimy prekladania z jednoduchého dôvodu obmedzení veľkosti stránky a údaje z vyrovnávacej pamäte sa môžu stratiť. V dôsledku toho môže mať prekladanie bánk negatívny vplyv na výkon, pretože nesprávna otvorená banka musí byť uzavretá pred ďalším cyklom prístupu k údajom.

Časovanie banky X/Y DRAM

Parameter, ktorý obsahuje súčet t RCD + t RP + Bank Interleaving a je rozdelený do schém: SDRAM 810 ns, Normal, Medium, Fast a Turbo nastavenia optimalizované pre výkon s rovnakým názvom, ktorý výrobca základnej dosky predpisuje v BIOSe. (schéma podobná predtým opísanej "Automatická konfigurácia" a "Konfigurácia SDRAM"). Hodnoty príslušných nastavení systému BIOS, ktoré nastavujú riadiace registre pamäťového radiča do určitého stavu, teda zvyčajne vyzerajú takto:

Časovanie niektorých optimálnych nastavení pre pamäťový subsystém SDRAM

Je dôležité poznamenať, že medzi nastaveniami SDRAM 810, Medium a Fast nie je žiadny rozdiel, pretože všetky majú rovnaké základné hodnoty časovania. Jedinou výnimkou je Turbo, ktoré znižuje t RCD na 2T (počet cyklov zbernice), čo môže spôsobiť nestabilnú prevádzku modulov založených na čipoch EMS HSDRAM 150MHz. Ešte dôležitejšie je, že 4-cestné bankové prekladanie znižuje aktívny čas RAS# na 5 hodinových cyklov, čo dáva celkový čas bankového cyklu 8T. Pokiaľ ide o výkon, Normal sa nelíši od SDRAM 810, Medium a Fast, ale ukazuje zaujímavé výsledky: nastavením t RCD na 2T so zapnutým štvorvrstvovým preložením môžete získať nestabilný systém.

Príkazová rýchlosť DRAM

Parameter, ktorý nastavuje oneskorenie pre príchod príkazov do pamäte (CMD Rate). V skutočnosti je tento koncept synonymom oneskorenia pri dekódovaní informácií o príkaze a adrese ovládača. Za touto možnosťou sa skrýva výber požadovanej fyzickej banky z celkového adresovateľného priestoru inštalovanej systémovej pamäte. Fyzická banka (fyzická linka) je rozhranie určené šírkou dátovej zbernice riadiaceho zariadenia (pamäťového radiča). Čipy tradičnej synchrónnej RAM (SDRAM) sú zapojené paralelne s dátovým rozhraním radiča, pričom spolu tvoria rady, ktorých počet charakterizuje najmä zaťažiteľnosť pamäťového subsystému. V danom čase je možné pristupovať len k jednej fyzickej banke a výber potrebnej banky je určený dekódovaním adresy. Ak je systém vybavený jednoriadkovým pamäťovým modulom (konfigurácia jednej fyzickej linky, v ktorej sa celková šírka dátovej zbernice všetkých pamäťových čipov v module rovná šírke dátového rozhrania pamäťového radiča), neexistujú žiadne možnosti okrem jedinej. Ak je systém založený na dvojriadkových moduloch, potom musí riadiace zariadenie inteligentne vybrať (pomocou príkazu CS#, výber čipu) správnu banku, ktorá obsahuje požadované informácie. Napríklad dva moduly s dvojriadkovou fyzickou organizáciou (maximálna záťaž fyzickej banky, pri ktorej je celková šírka dátovej zbernice všetkých pamäťových čipov v module dvojnásobkom šírky dátového rozhrania pamäťového radiča) už poskytujú štyri možné možnosti, z ktorých jedna bude správna.

Dekódovanie adresného priestoru trvá relatívne dlho (úmerné celkovému množstvu inštalovanej pamäte a organizácii subsystému), takže radiče pamäte rozhrania DDR rôznych základných logík (napríklad VIA Apollo Pro266 a KT266) majú spravidla dva rôzne programovateľné oneskorenia príkazov na prispôsobenie prevádzkového režimu s rôznym typom použitej pamäte a konfiguráciou 1T alebo 2T. V štandardnom prevádzkovom režime je oneskorenie 2 cykly, čo znamená, že príkaz je zablokovaný v mikroobvode na druhej hrane stroboskopu po spracovaní príkazu na výber čipu (CS#). Potom sa príkazy na aktiváciu banky, čítanie a dobíjanie spracovávajú v pevnom časovom intervale, ktorý im je pridelený. Dodatočná latencia sa týka iba počiatočného prístupu, ktorý sa tiež označuje ako náhodný prístup, pretože všetky následné príkazy sú zaradené do frontu podľa oneskorení nastavených v systéme BIOS. Oneskorenie príchodu príkazu má teda vplyv len na náhodné prístupy.

Ako už bolo spomenuté vyššie, pri náhodnom prístupe je aktivačný príkaz banky zablokovaný na druhej hrane hodinového signálu je to mechanizmus používaný v pamäťových moduloch využívajúcich registračné čipy Registered DIMM, ktoré znižujú zaťaženie synchronizačného systému a zohrávajú úlohu tranzitu. vyrovnávacie pamäte, kde sú adresy prerozdelené. Taktiež registre slúžia na preklad príkazov a ich následný prenos na pamäťový čip s oneskorením 1 cyklu. V tomto prípade je miera CMD kritickým faktorom. Napríklad v subsystéme so štyrmi dvojriadkovými modulmi Registered DIMM riadi pamäťový radič iba štyri registrové čipy, a nie konkrétne každý pamäťový čip samostatne, čo pozitívne ovplyvňuje celkovú záťaž vytvorenú modulmi na pamäťovom subsystéme. Nevýhoda spočíva v tom, že samotné registre, ako by to malo byť v synchrónnych systémoch, pracujú v zhode s hlavným signálom, zatiaľ čo informácia o príkazovej adrese je vysielaná s oneskorením 1T, prenášaná už na ďalšej hrane hodín. signál. Preto radiče optimalizované na prevádzku CMD Rate pri 2T pri používaní pamäťových modulov obsahujúcich registračné čipy v systéme očakávajú, že sa údaje na výstupe objavia o jeden cyklus skôr, ako môžu vydávať registrované moduly DIMM, a preto dochádza k chybám. Normálne navrhnuté systémy by teda mali obsahovať pamäťový radič, ktorý berie do úvahy skôr spomínanú 2T latenciu, vrátane tohto dodatočného čakacieho cyklu.

V prípade pamäťových modulov bez vyrovnávacej pamäte (Unbuffered DIMM) radič odstráni ďalší cyklus oneskorenia, čím zníži celkový počet na 1 cyklus, čo znamená, že inštrukcia je uzamknutá na nasledujúcom okraji hodín a uloží jeden cyklus pri každom nasledujúcom náhodnom prístupe do pamäte. . Na druhej strane to zvyšuje skutočnú priepustnosť v závislosti od toho, ako je pamäťová zbernica vyťažená a koľko náhodných prístupov sa vykonáva.

Samotná schopnosť spracovávať príkazy s oneskorením 1T závisí od takých faktorov, ako je frekvencia hodín pamäťovej zbernice, počet čipov na pamäťovom module (čím viac čipov, tým viac času bude ovládač potrebovať na výber toho správneho) , kvalita použitého modulu, celkový počet pamäťových modulov použitých v systéme (priamo súvisí s počtom čipov v jednom module) a vzdialenosť modulu od radiča (dĺžka signálových stôp z pinov ovládača na kolíky pamäťového čipu, berúc do úvahy počet prechodov).

Po bližšom pohľade je jasné, že parameter CMD Rate je pomerne významným faktorom v systémoch s unifikovanou architektúrou pamäte (viac o tom nižšie), ktorá obsahuje integrovaný grafický radič bez ďalšej vyrovnávacej pamäte displeja. Keďže šírka pásma pamäťového subsystému je zdieľaná všetkými subsystémami, teraz vrátane videa, je zrejmé, že so zvýšením rozlíšenia a farebnej hĺbky sa zaťaženie jedinej systémovej RAM v tomto prípade nezvyšuje lineárne.

Politika uzavretia bánk SDRAM

Kontrola nad operáciami zatvárania logických bánk synchrónneho čipu RAM bola zavedená špeciálne kvôli skutočnosti, že zariadenia s určitou logickou organizáciou nefungujú celkom správne v systémoch založených na niektorých základných súboroch. Napríklad pamäťový radič, ktorý je súčasťou rozbočovača FW82815 základnej logickej sady i82815, vám umožňuje mať súčasne otvorené až štyri stránky v samostatných logických bankách (pre pamäťový čip so štvorbankovou logickou organizáciou , to znamená jednu stránku pre každú banku) zhruba povedané, tento mechanizmus je ekvivalentný prekladanie bánk. Preto, ak dôjde k prístupu na stránku, logika sa pokúsi zvoliť alternatívnu politiku (inými slovami, urobiť určité rozhodnutie): vykonať fázu zatvorenia banky a všetkých otvorených stránok alebo zatvoriť iba stránku (Close Page) v ku ktorému došlo. Ak sa rozhodne zatvoriť jednu stránku, ostatné môžu zostať otvorené, čo bude mať za následok prístup medzi bankami len s dodatočným 1 hodinovým oneskorením. Ak sa požadované údaje nájdu na otvorenej stránke, je možné k nim okamžite pristupovať (bezproblémovo). Toto nastavenie parametra je však spojené s určitým rizikom, pretože v prípade vynechania stránky (Page Miss) sa príslušný riadok zatvorí na cyklus opätovného načítania a otvorí sa po uplynutí celého nastaveného cyklu oneskorenia. Ak sa použije politika Zavrieť všetky banky, následný prístup sa bude považovať za nečinný (zbytočný), pretože banky nemožno zatvoriť, kým nepríde príkaz na spustenie ďalšieho cyklu. Navyše po zatvorení banky je potrebné ju znova aktivovať, čo si vyžiada určitý počet dodatočných cyklov.

Špekulatívne čítanie SDRAM

Parameter, ktorý povoľuje (Enable) alebo zakazuje (Disable) vykonávať čítanie dopredu v pamäťovom subsystéme založenom na SDRAM. To znamená, že jeho zapnutie umožňuje, aby bol signál povolenia zápisu (WE#) vydaný o niečo skôr, ako je dekódovaná adresa (jednoznačne určená). Tento režim je podobný ako „Špekulatívne vedenie“ a znižuje celkové časové oneskorenia operácie čítania. Inými slovami, k inicializácii (nastavenie) signálu povolenia zápisu dochádza takmer súčasne s vygenerovaním adresy, kde sa nachádzajú potrebné dáta. Preto, ak je príslušný parameter povolený, riadiaca jednotka vydá signál WE# pred dokončením dekódovania adresy predtým načítanej bunky, čím sa mierne zlepší celkový výkon systému.

Čítajte dookola Píšte

Dátová zbernica je obojsmerné rozhranie, ale v danom čase môže informácia prechádzať iba jedným smerom. To znamená, že príkaz na zápis môže byť prerušený príkazom na čítanie. Operácie zápisu zaberajú v priemere len malú časť celkovej prevádzky (približne 5-10%), avšak aj teoretický jediný zapísaný bit môže spôsobiť pomerne výrazné oneskorenie pri čítaní, ktoré sa v danom momente vykonáva. Aby sa tento problém obišiel, pamäťový radič obsahuje špeciálny úložný RAW buffer (Read Around Write), kde sa pri jeho aktivácii (Enable) hromadia dáta pre zápis a keď je zbernica voľná, informácie z vyrovnávacej pamäte sa presúvajú do pole RAM bez prerušenia aktuálnej operácie. Navyše, vyrovnávaciu pamäť RAW možno použiť ako dodatočnú mini-cache, ktorú môže procesor použiť na priame získavanie informácií bez prístupu k systémovej RAM. Pamäťová vyrovnávacia pamäť je tiež veľmi dôležitá v systémoch SMP, pretože ju možno použiť na zjednodušenie mechanizmu sledovania (zaistenie koherencie) a distribúcie údajov medzi agentmi (procesormi) bez potreby prístupu do hlavnej pamäte.

SDRAM PH limit

Obmedzenie počtu prístupov na stránku logickej banky čipu SDRAM. Vplyv regeneračných fáz na výkon sa zvyšuje s veľkosťou pamäťového čipu (resp. s veľkosťou pamäťového modulu). Ako už bolo spomenuté, regenerácia je nevyhnutná kvôli dynamickej povahe jadra DOZU, pretože kondenzátor po presne definovanom čase stráca náboj (čítaj dáta). Od okamihu otvorenia stránky môže zosilňovač úrovne uchovávať údaje iba na obmedzený čas. Aby sa zaručila integrita údajov, keďže sa po určitom intervale vracajú do reťazca, je potrebné zaviesť obmedzenie času, počas ktorého je stránka aktívna. Preto sa v BIOSe niektorých čipsetov (napríklad AMD-750) zvyčajne nachádza zodpovedajúca položka ponuky, aby ste si mohli vybrať medzi 8 a 64 prístupmi na stránku, kým sa riadok nezatvorí. V závislosti od počtu modulov v systéme a ich organizácie (veľkosť použitého modulu a logická organizácia mikroobvodov v tomto module) možno experimentálne vybrať optimálnu hodnotu pre počet prístupov na stránku. Keďže pri normálnej prevádzke je veľmi obmedzená šanca, že nasledujúci príkaz na čítanie zasiahne rovnakú stránku ako predchádzajúci, pravdepodobnosť zmeškania stránky sa exponenciálne zvyšuje po každom nasledujúcom prístupe. Ak riadok zostane otvorený, musí sa zatvoriť pred príchodom signálu RAS# (pred vydaním príkazu na výber ďalšieho riadku), čo je najlepšia možnosť po presne definovanom počte zobrazení stránky (vynútené zatvorenie stránky). Okrem toho táto okolnosť odstraňuje určitý počet oneskorení potrebných na vykonanie dobíjania z celkového počtu oneskorení, ktoré môžu nastať počas zmeškania. Preto na dosiahnutie najlepšieho výkonu v aplikáciách náročných na zdroje sa odporúča nastaviť tento parameter na maximálnu hodnotu 16.

Niekedy možno nájsť akýsi podobný parameter s názvom PLT (Page Life-Time, Enhance Page Mode Time). Medzi týmito prístupmi je teda jeden pomerne zásadný rozdiel: na rozdiel od PH Limit, ktorý obmedzuje počet po sebe idúcich prístupov na stránku a násilne ju zatvára, PLT nemá štatistické počítadlo "hit" (hit), ale je založené na mechanizmus na určenie momentu uzavretia riadku. Časovač sa však aktivuje iba vtedy, keď sa rozhranie prebudí po úplnom dokončení procedúry čítania/zápisu vynuluje počítadlo. V dôsledku toho dĺžka sekvencie príkazov na čítanie/zápis určuje, ako dlho zostane stránka aktívna, kým nedôjde k vynechaniu.

Limit voľnobehu SDRAM

Rozhranie niektorých BIOSov poskytuje možnosť výberu limitu počtu nečinných cyklov čipu SDRAM (niekedy označovaného ako SDRAM Idle Timer), ktorý je určený pomerom trvania cyklu aktivity banky k jeho nečinnosti. čas (nečinnosť). Inými slovami, toto je časový interval, počas ktorého môže stránka zostať otvorená, aj keď jej nie je adresovaný aktuálny aktivačný príkaz. Tento parameter priamo súvisí s limitom PH a zvyčajne sa pohybuje od 0 do 64 cyklov, po ktorých nasleduje nepretržitý cyklus (Infinity), v ktorom môže teoreticky zostať vedenie trvalo otvorené. To znamená nielen nastavenie možného počtu po sebe idúcich prístupov na rovnakú stránku, ale aj možnosť naprogramovať ovládač tak, aby zatvoril konkrétnu stránku, ak pre ňu nie sú v určitom časovom intervale naplánované žiadne požiadavky na čítanie. Je zrejmé, že kľúčovým bodom v tomto mechanizme je rýchlosť vykonania príkazu regenerácie (Precharge, PRE) kryštálom DOZU, čím rýchlejšie sa vykoná, tým skôr môžu byť prijaté dáta, ak v tomto momente ovládač dostane príkaz na čítanie / zápis do pamäťová linka prechádza cyklom dobíjania.

Vo všeobecnosti závisí výber trvania nečinného cyklu vo veľkej miere od typov vykonávaných úloh. V špecifických serverovo orientovaných „ťažkých“ aplikáciách, kde prevládajú väčšinou náhodné prístupy, je veľkým prínosom použitie politiky zatvárania stránky (čím rýchlejšie je jeden riadok uzavretý, tým rýchlejšie je možné pristupovať k ďalšiemu), čo naznačuje potrebu použiť počítadlo cyklov nečinnosti s najnižšou možnou hodnotou. V úlohách s vláknami, keď neustále otvorená stránka zvyšuje výkon, sa odporúča zvýšiť hodnotu nečinných cyklov. Nenechajte sa však príliš uniesť, nezabudnite, že hodnota počítadla môže byť väčšia ako schopnosť regeneračného rozhrania konkrétneho mikroobvodu.

Sila pohonu DRAM

Parameter (tiež známy ako Buffer Drive Strength), ktorý riadi distribúciu aktuálnej záťaže na výstupných vyrovnávacích pamätiach signálových liniek (programovateľná záťaž) zmenou stavu zodpovedajúceho riadiaceho registra, ktorý obsahuje bitové polia s dobre definovanými hodnotami ​ovládané systémom BIOS. Konečným cieľom je zvýšenie rýchlosti alebo stability pamäťového subsystému a kontrola zaťaženia zbernice v prípade nestabilnej prevádzky s veľkým počtom inštalovaných modulov s maximálnym zaťažením fyzickej linky.

Pamäťové moduly SDRAM DIMM bez vyrovnávacej pamäte majú obmedzenú prevádzkovú frekvenciu, ktorá zachováva stabilitu. S nárastom počtu čipov v module sa však zvyšuje kapacitné zaťaženie pamäťovej zbernice. Táto okolnosť vyžaduje väčší prúd na udržanie určitej úrovne signálu, pretože typická signálová linka je reprezentovaná (skôr zjednodušene) ako RC obvod, kde pri pevnej hodnote odporu je limitujúcim faktorom kapacita. Ukazuje sa teda, že lepší výkon a stabilitu možno dosiahnuť s menším počtom nainštalovaných pamäťových modulov, inými slovami, menšou kapacitnou záťažou zbernice. Na druhej strane to znamená použitie modulov s pamäťovými čipmi s vysokou informačnou kapacitou a logickou organizáciou (pre zníženie zaťaženia signálovej linky), čo nepodporujú všetky základné logiky väčšina čipsetov má limit 16 čipov na plnú. fyzická linka (dve fyzické banky). Napríklad pamäťové moduly využívajúce registračné čipy (Register) a čipy fázovej slučky (PLL, PLL) Registrovaný DIMM z pozície uvažovaného problému umožňuje použiť až 36 pamäťových čipov na celý riadok, pričom výrazne znižuje zaťaženie podsystémy rozhrania príkaz-adresa.

Ak sa tento parameter berie do úvahy z fyzikálneho hľadiska, potom je všetko založené na kapacitnej záťaži, impulzných frontoch a impedančnom prispôsobení (Z o). V dôsledku malých transformácií získame závislosť impedancie pri danej frekvencii od zaťažovacej kapacity: Z o =U/I=1/(C*f). Keďže impedancia závisí od signálového napätia a prúdu v obvode, Z o je možné upraviť pomocou tohto nastavenia BIOS zmenou hodnôt U a I, čím sa optimalizuje kapacitné zaťaženie na zbernicovom signálovom vedení. Ak súčasne zvýšite napätie a prúd pri zachovaní konštantnej hodnoty odporu, potom sa samozrejme zvýši aj výkon rozptýlený v obvode. Na druhej strane, ak udržiavate úroveň napätia konštantnú a zvyšujete prúd v obvode, môžete zvýšiť impedanciu. Hlavným cieľom je zosúladiť vnútorný odpor zdroja s vlastným odporom signálneho vedenia a odporom záťaže (odporové prispôsobenie). To vám umožňuje minimalizovať odrazy signálu a skreslenie (idealizovať tvar a trvanie prednej strany) medzi aktívnymi úrovňami iným spôsobom, zlepšiť integritu signálu. Znížením úrovne signálu (štandard pre SDRAM je 3,3 V) sa zníži šumová rezerva (Noise Margin) pre vysokú a nízku logickú úroveň. Najdôležitejším riadiacim faktorom impedancie (impedancia, Z o) je však prúd. Zmenou hodnoty prúdu pri konštantnej úrovni signálového napätia môžete ovládať impedanciu, a teda ovládať záťaž na konkrétnom signálovom vedení.

Riadenie aktuálnej záťaže je prvýkrát viditeľné v logických súpravách Intel Triton i82430HX a i82430TX. Riadiaci register DRAMEC (DRAM Extended Control Register), obsiahnutý v severnom mostíku týchto sád, je zodpovedný za úroveň signálu na adresných riadkoch (MAD Memory Address Drive Strength). Inými slovami, tento 2bitový register DDECR naprogramuje aktuálnu záťaž na výstupných vyrovnávacích pamätí adresného riadku MAA/MAB a MA/MWE# na 8/12 mA pre most FW82439HX (základná sada i82430HX) a 10/16 mA pre FW82439TX (i82430TX logika). V niektorých základných zostavách od VIA (napríklad KT133) zaviedli osobný rozšírený 8bitový register, ktorý umožňuje naprogramovať výstupné vyrovnávacie pamäte nielen pre adresové linky, ale aj pre ostatné podľa hodnôt 12/24 mA. Zmenou aktuálnych hodnôt pre dátové linky (Memory Data Drive), príkazy (SDRAM Command Drive), adresy (Memory Address Drive) a blesky (CAS # Drive a RAS # Drive), môžete zvýšiť rýchlosť alebo stabilitu pamäťový subsystém.

Akýmsi špeciálnym prípadom uvažovaného parametra je obmedzenie fyzickej záťaže na linku z hľadiska frekvencie. Napríklad rad i82815xx sa od základných sád VIA líši nemožnosťou prevádzky pamäťového subsystému v pokročilom asynchrónnom režime oproti hlavnej zbernici (výnimkou je len prípad 66/100 MHz cez hlavnú zbernicu/pamäťový subsystém rozhranie). Aby sa predišlo možným hardvérovým poruchám pamäte na vysokofrekvenčnej zbernici a zvýšilo sa zaťaženie fyzickej linky, vývojár predstavil linkové senzory integrované v ovládači (Bank Sensor), ktoré určujú celkovú fyzickú záťaž. Mechanizmus spätnej väzby riadi charakteristiku záťaže a frekvencie pamäťového subsystému: pri frekvencii hlavnej zbernice (FSB) 133 MHz a zaťažení pamäťového subsystému až do štyroch fyzických liniek vrátane sa udržiava frekvenčná rovnováha. Ak je celkové zaťaženie viac ako štyri fyzické riadky, potom sa pamäťový subsystém automaticky prepne do prevádzkového režimu 100 MHz.

Systém BIOS s možnosťou vyrovnávacej pamäte

Parameter, ktorý umožňuje (Enable) alebo deaktivuje (Disable) ukladanie do vyrovnávacej pamäte systému BIOS. Po zavedení systému nie je potrebné pristupovať k ROM, pretože všetky systémové nastavenia a parametre sa načítajú do pamäte RAM, takže nie je praktické ukladať tieto údaje do vyrovnávacej pamäte. Povolenie tejto možnosti však má za následok možnosť cachovania (veľmi rýchly prístup k potrebným údajom) pamäťových oblastí na systémových BIOS adresách v RAM. Keďže pamäť používaná systémom BIOS je veľmi pomalá, je možné skopírovať nastavenia systému BIOS do určenej oblasti (F0000hFFFFFh) systémovej pamäte, ale to platí iba v prípade, že je systém BIOS tieňovaný. Ak sa však nejaký program pokúsi zapísať do údajov adresy, môže to viesť ku globálnej systémovej chybe.

Video BIOS s vyrovnávacou pamäťou

Parameter, ktorý riadi ukladanie do vyrovnávacej pamäte systému BIOS grafickej karty, ale funguje iba vtedy, ak je systém BIOS videa sivý (tieň Video BIOS v polohe Enable). Povolenie tejto možnosti má za následok možnosť cachovania oblasti pamäte na BIOS adresách grafického adaptéra C0000hC7FFFh v RAM, podobne ako "System BIOS Cacheable", len tentoraz sa skopírujú nastavenia video subsystému. Ak sa nejaký program pokúsi zapísať na tieto adresy, systém vydá chybové hlásenie. V tomto prípade sú odporúčania na nastavenie príslušného parametra podobné ako v predchádzajúcom odseku.

Video RAM možnosť cache

Podobne ako v predchádzajúcich dvoch nastaveniach, možnosť Povoliť vám umožní ukladať obsah video pamäte do systémovej pamäte RAM (A0000hAFFFFh), pričom zvyšuje rýchlosť prístupu k videopamäti a mierne zlepšuje výkon systému.

8-bitový čas obnovy I/O

Položka nastavenia, ktorá charakterizuje čas obnovy po operácii čítania/zápisu pre zariadenia s 8bitovým rozhraním ISA, takzvaný mechanizmus obnovy I/O zbernice. Tento parameter sa meria v cykloch zbernice a určuje, aké oneskorenie systém nastaví po zadaní požiadavky na čítanie/zápis do I/O zariadenia. Toto oneskorenie je nevyhnutné, pretože cyklus čítania/zápisu pre zariadenia s rozhraním ISA je výrazne dlhší ako pre periférne zariadenia PCI. Predvolená odporúčaná hodnota pre toto nastavenie je 1 a mala by sa zvýšiť iba vtedy, ak je v počítači nainštalované dostatočne pomalé zariadenie ISA. Môže nadobúdať hodnoty od 1 do 8 hodín a NA (štandardne 3,5 hodín).

16-bitový čas obnovy I/O

Parameter, ktorý charakterizuje čas obnovy po operácii čítania/zápisu pre zariadenia so 16-bitovým rozhraním ISA. Analogicky s predchádzajúcim parametrom je odporúčaná hodnota nastavenia 1. Môže nadobúdať hodnoty od 1 do 4 cyklov a NA (štandardne 3,5 cyklu).

Pamäťová diera na 15M-16M

"Diera" v medzere medzi 15. a 16. megabajtom systémovej pamäte RAM (v niektorých konfiguráciách je ich 1415). Jeho povolenie (Povoliť alebo priamo špecifikovať využitý priestor) vám umožňuje pristupovať k I/O zariadeniam pomocou rozhrania Legacy ISA ako pamäte, čím sa zvyšuje rýchlosť prístupu k nim, ale zakazuje systému používať pridelenú oblasť RAM, pričom pre potreby nainštalovaných kartových rozšírení. Preto by mal byť tento parameter povolený, ak je vyžadovaný v dokumentácii k periférnej karte nainštalovanej v počítači. Vypnutím (Zakázať alebo Žiadne) zabránite všetkým normálnym programom používať zadanú oblasť pamäte a poskytne systému priamy prístup k celému množstvu nainštalovanej systémovej pamäte RAM.

Veľkosť zdieľanej pamäte VGA

Na rozdiel od predchádzajúceho parametra toto nastavenie charakterizuje vyhradenú pamäť pre potreby video subsystému integrovaného do samotného čipsetu. Architektúra zjednotenej pamäte (UMA Unified Memory Architecture) je analógom iného podobného štandardu SMBA (architektúra zdieľanej pamäte). Základnou myšlienkou UMA je poskytnúť oddelený prístup k hlavnej pamäti v systéme, čím sa eliminuje potreba vyhradených grafických vyrovnávacích pamätí, kde sa jadrová logika vzdá kontroly nad systémovou RAM, keď k nej integrovaný grafický radič potrebuje prístup. To všetko má dosť negatívny vplyv na celkový výkon systému, keďže unifikovaný frame buffer ho „spomalí“ (niekedy môže pokles dosiahnuť až 15 %) oproti non-UMA verzii. Teoreticky uvažovaný mechanizmus umožňuje dynamickú zmenu veľkosti vyrovnávacej pamäte rámca v závislosti od požiadaviek aktuálne spustenej aplikácie, ale prakticky nie je možné prekročiť množstvo alokované v BIOS Setup. Preto na určenie požadovaného množstva, berúc do úvahy požadované rozlíšenie obrazovky, farebnú hĺbku a maximálnu možnú zrnitosť (najmenší krok zmeny) pamäte (0,5 MB), bude užitočná nasledujúca tabuľka:

Nastaviteľná veľkosť framebufferu

Je však potrebné poznamenať, že zmena množstva pamäte vyhradenej pre vyrovnávaciu pamäť snímok môže mať rôznu diskrétnosť s krokom od 0,5 MB po aritmetickú progresiu (2 N) a svoj vlastný „strop“ určený konkrétnou verziou systému BIOS. . Údaje v tabuľke sú preto „referenčné“ a je možné, že požadovaný objem nebude možné presne určiť, v dôsledku čoho bude potrebné určiť hodnotu, ktorá je blízka (v jednom alebo druhom smere) požadovanému objemu. jeden.

Podpora PCI 2.1

Parameter, ktorý určuje podporu pre špecifikáciu zbernice PCI 2.1, ktorej paralelnú prevádzku okrem „Passive Release“ a „Delayed Transaction“ charakterizujú ešte dva mechanizmy: Multi-Transaction Timer (MTT prevezme kontrolu nad zbernicou a vykoná prenosy krátkych dátových paketov bez opätovného monitorovania zbernice, čo umožňuje zvýšiť výkon pri spracovaní napríklad video dát) a Enchanced Execute Recording (EER vylepšený záznamový výkon, ktorý sa dosahuje použitím vyrovnávacích pamätí s väčšou hĺbkou, spájaním operácie a rýchlejšie obnovovanie DRAM, takže cykly zápisu majú menší vplyv na výkon systému a zlúčené cykly zápisu spájajú bajty, slová a cykly dvojitého slova do jednej operácie zápisu do pamäte). Tieto dva režimy sú však v posudzovanej špecifikácii štandardne povolené a nie je potrebné ich ovládať. Táto revízia špecifikácie 2.1 rozširuje podporované funkcie verzie 2.0: bola implementovaná schopnosť pracovať so 64bit PCI zariadeniami, navyše bol zavedený mechanizmus PCI-to-PCI bridge, ktorý umožňuje zvýšiť maximálny počet nainštalovaných PCI periférnych zariadení rozhrania teraz môže byť viac ako 4. Najdôležitejší rozdiel Toto je špecifický mechanizmus súbežného PCI: zbernica sa teraz spolieha na multi-transakčný časovač, ktorý optimalizuje výkon pre krátke, ale výkonné vlákna, čo uľahčuje pracovať v reálnom čase a komunikácia cez rozhranie je efektívnejšia. Oneskorenia zavedené zbernicovými mastermi sú znížené, čo uľahčuje efektívnu súčasnú prevádzku procesora a PCI / ISA zariadení, pretože teraz má každý jednotlivý PCI slot kvalitu manažéra (funkcie v režime Bus Master).

Zaujímavé sú aj dva jedinečné mechanizmy, ktoré zlepšujú efektivitu výmeny dát medzi PCI a inými subsystémami. Napríklad zápisová vyrovnávacia pamäť CPU-to-PCI poskytuje možnosť zapísať až štyri slová zaradené do frontu na rozhranie PCI po tom, čo zariadenie odošle príkaz pripravenosti na príjem údajov. Procesor môže zvyčajne zapisovať iba priamo do PCI a bude nečinne čakať, kým zariadenie vráti odpoveď pripravenosti na potvrdenie. Inými slovami, použitie tejto vyrovnávacej pamäte môže výrazne znížiť počet nečinných cyklov (Idle Cycles) v pohotovostnom režime procesora.

Režim PCI-to-DRAM Prefetch sa používa na zabránenie opakovaným fázam prístupu do systémovej pamäte RAM na načítanie a dodanie malých častí, ktoré je možné vopred načítať z koherentného dátového poľa. To znamená, že údaje sa neustále ukladajú do vyrovnávacej pamäte skôr, ako sú potrebné, a je možné k nim pristupovať s minimálnym oneskorením.

Parameter "PCI 2.1 Support" by mal byť deaktivovaný, ak nainštalovaná doska nevyhovuje verzii 2.1 a počas prevádzky nefunguje správne. Ak všetky periférne zariadenia používajú rozhranie PCI 2.1, odporúča sa povoliť toto nastavenie.

Pasívne uvoľnenie

pasívne uvoľnenie. Tento režim prevádzky je akýmsi „koňom“ zbernice PCI, od verzie 2.0 ide o implementáciu jej paralelnej prevádzky, ktorá umožňuje efektívnejší prenos dát medzi procesorom, rozhraniami PCI a ISA pre zvýšenie rýchlosti. Umožnením preložených prístupov k zbernici z procesora a iných riadiacich zariadení PCI môže systém pokračovať v spracovávaní požiadaviek, aj keď požiadavka zo zariadenia rozhrania ISA úplne prevezme zbernicu. Inými slovami, uvažovaný mechanizmus určuje konzistenciu cyklov EISA / ISA a volania CPU-to-PCI (procesor-PCI zariadenie), čo umožňuje predefinovať zbernicu PCI a umožňuje procesoru k nej priamo pristupovať a prevziať kontrolu. . Preto povolenie tohto režimu umožní periférnym komponentom pripojeným k zberniciam PCI a ISA využívať menej systémových prostriedkov.

Oneskorená transakcia

Oneskorená (odložená) transakcia. Rozhranie ISA pracuje na 1/4 hodinovej frekvencie zbernice PCI, a preto má oveľa vyššiu latenciu. Ak sa PCI zariadenie pokúsi o prístup k systémovej zbernici v momente, keď je obsadená zariadením s rozhraním ISA, v tomto prípade môže PCI zariadenie dočasne zapísať prenášané dáta do špeciálnej vyrovnávacej pamäte, z ktorej sa neskôr dáta zapíšu do systémová zbernica vo fáze pasívneho uvoľnenia. V tomto prípade môžu riadiace zariadenia rozhrania voľne využívať zbernicu PCI a prenos dát na zbernicu ISA je možné dokončiť neskôr. Tento mechanizmus je mimoriadne dôležitý, pretože napríklad cyklus takéhoto prístupu k 8-bitovému zariadeniu rozhrania ISA trvá približne 5060 cyklov zbernice PCI. Oneskorená transakcia teda umožňuje efektívnejšie využitie zberníc PCI a ISA, čo by malo viesť k plynulejšej prevádzke periférnych komponentov rozhrania ISA a umožniť súčasný prístup k zariadeniam na zbernici ISA a PCI. Povolenie tohto parametra výrazne uľahčuje konzistenciu týchto rozhraní pomocou 32-bitovej vyrovnávacej pamäte na podporu predĺženia cyklu výmeny na zbernici PCI. Ak však v systéme nie je nainštalovaná karta periférneho rozhrania ISA, odporúča sa tento parameter vypnúť (Zakázať).

PCI Latency Timer

Časovač oneskorenia zbernice PCI. Iniciátor (Master) a cieľové zariadenie na zbernici PCI musia mať určité obmedzenia počtu čakacích cyklov, ktoré môžu pridať k aktuálnej transakcii. Okrem toho musí mať žiadateľ programovateľný časovač, ktorý obmedzuje jeho prítomnosť na zbernici ako hlavného agenta počas období maximálneho zaťaženia rozhrania. Podobná požiadavka je kladená na mosty, ktoré pristupujú k zariadeniam s dlhým prístupovým časom (rozhrania ISA, EISA, MC), pričom tieto mosty musia byť vyvinuté na základe prísnych požiadaviek, aby nízkorýchlostné zariadenia výrazne neovplyvňovali celkový výkon zbernice PCI. .

Ak master zbernice nemá dostatok vyrovnávacej pamäte na uloženie načítaných údajov, musí odložiť svoju požiadavku na zbernicu, kým nebude vyrovnávacia pamäť pripravená. V cykle zápisu musia byť všetky dáta, ktoré sa majú preniesť, pripravené na zápis pred fázou prístupu na zbernicu. Aby sa zabezpečil maximálny výkon rozhrania PCI, údaje sa musia prenášať spôsobom z registra do registra. V systémoch postavených na zbernici PCI je vždy potrebné urobiť kompromis medzi nízkou latenciou (prítomnosť agenta na zbernici v aktívnom režime) a dosiahnutím najvyššieho výkonu všetkých účastníkov transakcií. Spravidla sa najvyšší výkon dosahuje pri dlhom nepretržitom (burst) prístupe zariadenia na zbernicu.

Každý rozširujúci slot komponentu rozhrania PCI má dobre definovaný počet hodín na získanie nepretržitého prístupu k systémovej zbernici. Od okamihu prijatia je každému prístupu priradené počiatočné oneskorenie (penalizácia) a pomer medzi počtom nečinných a aktívnych cyklov sa zlepšuje so zvyšujúcimi sa cyklami latencie zbernice (PCI Latency). Vo všeobecnosti je prijateľný rozsah latencie od 0 do 255 cyklov zbernice PCI v krokoch po 8. Register, ktorý riadi toto oneskorenie, musí byť zapisovateľný, ak zariadenie dokáže paketizovať prístup k zbernici vo viac ako dvoch fázach, a musí zostať v režime len na čítanie. pre zariadenia, ktoré poskytujú svoj prístup v dvoch alebo menej fázach v režime burst (hardvérová hodnota časovača by v tomto prípade nemala presiahnuť 16 cyklov PCI). Zvýšenie latencie z povedzme 64 na 128 cyklov zbernice by malo zlepšiť výkon systému o 15 % (výkon sa tiež zlepší, ak sa latencia zmení z 32 na 64 cyklov). Ak systém používa čipovú súpravu s architektúrou rozbočovača (napríklad všetky Intel 8xx), potom hodnota latencie PCI prítomná v nastaveniach systému BIOS sa vzťahuje iba na most PCI-to-PCI / AGP, a nie na most Host-to-PCI. , pretože MCH (huby hlavných rozhraní zahrnutých v logickej sade) nepodporujú PCI latenciu.

Režim AGP 2X

Špecifikácia Accelerated Graphics Port v podstate obsahuje všeobecné riadiace príkazy PCI s rozdielom v schopnosti vykonávať priame operácie v pamäti (DiME alebo DME Direct (in) Memory Execute), prítomnosť adresovacieho portu (SBA SideBand Addressing) a použitie zápisu. - cez režim do systémovej RAM (Rýchly zápis).

Pomocou mechanizmu DiME môžu video adaptéry založené na zbernici AGP pracovať v dvoch režimoch. V režime DMA sa ovládač chová ako bežné PCI video zariadenie, pričom na ukladanie textúr a vykonávanie operácií používa iba vlastnú lokálnu pamäť, mechanizmus DiME je vypnutý. V prípade použitia režimu Execute ovládač „zjednotí“ časť systémovej pamäte (ide o množstvo špecifikované v parametri „AGP Aperture Memory Size“) na ukladanie textúr pomocou špecifickej schémy presmerovania (GART Graphic Address Remapping Tabuľka), dynamicky premapovanie 4KB stránok. Niektorí výrobcovia video ovládačov nezavádzajú podporu pre DiME (AGP textúrovanie), používajú rozhranie AGP len kvôli kompatibilite, ale iba implementujú režim DMA. V skutočnosti takýto urýchľovač funguje ako bežný PCI video adaptér len s „mechanickým“ rozdielom: prevádzková frekvencia je dvojnásobná: 66 MHz pre AGP oproti 33 MHz pre PCI.

Špecifický adresovací port SBA umožňuje pomocou prednej a okrajovej časti hodinového signálu zvýšiť výslednú (nazývanú aj "efektívna") frekvenciu zbernice AGP bez zvýšenia hlavnej (referenčnej) 66MHz. AGP transakcie (paket, v rámci ktorého sa vykonáva niekoľko operácií ako celok) sa používajú iba v režime Bus Mastering, zatiaľ čo bežná PCI transakcia dokáže preniesť v najlepšom prípade štyri 32-bitové slová v 5 cykloch (keďže adresa sa prenáša cez adresové/dátové zbernice napr. každý štvorslovný zhluk), transakcia AGP môže použiť postranné pásmo na prenos adresy v malých častiach súčasne s údajmi. Počas prenosu zhluku štyroch slov sa pre nasledujúci cyklus zhluku prenesú štyri časti adresy. Na konci cyklu už bola odoslaná adresa a informácie o požiadavke na vytváraný paket, takže ďalší zhluk štyroch slov môže začať okamžite. Takže štyri slová môžu byť prenesené cez AGP v 4 cykloch zbernice, a nie päť potrebných pre PCI, ktoré pri taktovacej frekvencii 66 MHz ideálne poskytuje špičkovú priepustnosť 264 MB/s.

Pre rýchlejší prenos informácií procesor najprv zapíše údaje do systémovej pamäte a grafický ovládač ich načíta. V prípade prenosu veľkého množstva dát však nemusí postačovať šírka pásma systémovej pamäte, pre ktorú je zavedený end-to-end prenosový režim Fast Writes. Umožňuje procesoru priamo prenášať dáta do grafického radiča bez prístupu k systémovej pamäti, čo samozrejme môže výrazne zvýšiť výkon grafického subsystému a odbremeniť časť záťaže z hlavného pamäťového subsystému PC. Tento režim však nepodporuje všetky systémové logiky stavy stavových registrov jednotlivých čipsetov zakazujú jeho použitie na najnižšej úrovni. Režim zápisu je teda v súčasnosti implementovaný v niektorých čipsetoch od Intelu (série i820, i840, i850 a i845x) a VIA (Apollo 133A, KX133, KT133 a všetky nasledujúce). Systémové logiky i440xX, i810, i815, AMD-750, AMD-760 a AMD-760MPx od týchto výrobcov tento režim nepodporujú.

Režim AGP 2X vám umožňuje povoliť/zakázať (Enable/Disable) protokol dvojitého prenosu dát cez rozhranie AGP. Ako už bolo spomenuté, prenos dát v špecifikácii AGP 1X prebieha na hranici hodinového signálu pomocou 66MHz stroboskopu, ktorý poskytuje špičkovú priepustnosť 264MBps. Povolenie režimu AGP 2X zdvojnásobí priepustnosť prenosom údajov na hrane a hrane hodinového signálu až po teoretický „strop“ 528 MB/s. Zároveň je jasné, že špecifikáciu AGP2X musí podporovať ako základná logika, tak aj grafický radič. Vypnutie tohto režimu sa odporúča, ak je systém nestabilný alebo sa plánuje pretaktovanie (neberie sa do úvahy pri základnej logike s asynchrónnym rozhraním AGP, napríklad séria i850 a i845x).

Veľkosť pamäte AGP Aperture

Hypotetická výhoda rozhrania AGP oproti PCI, okrem časovej schémy, je v tom, že umožňuje použitie systémovej RAM ako súčasti jednotnej architektúry (UMA Unified Memory Architecture) na ukladanie dát, s využitím vyššie spomínaného režimu DiME. Grafický adaptér môže pristupovať a manipulovať s údajmi priamo v systémovej pamäti, pričom obchádza svoju vlastnú lokálnu pamäť. Táto funkcia vyžaduje dobre definované množstvo systémovej pamäte RAM, ktorá sa má použiť na grafické operácie. So zvyšujúcim sa množstvom lokálnej video pamäte grafického ovládača táto funkcia vyhradenia časti systémovej pamäte, samozrejme, stráca svoj význam, v dôsledku čoho existuje niekoľko odporúčaní na využitie množstva pridelenej oblasti hlavná pamäť.

Vo všeobecnosti je clona súčasťou rozsahu adresného priestoru systémovej RAM vyhradeného pre grafickú pamäť. Popredné snímky spadajúce do tohto rozsahu clony sa posielajú do rozhrania AGP bez potreby prekladu. Veľkosť otvoru AGP je definovaná ako maximálna použitá pamäť AGP krát dva (x2) plus 12 MB, čo znamená, že použitá pamäť AGP je menšia ako polovica veľkosti otvoru AGP. Je to preto, že systém vyžaduje neuloženú pamäť AGP plus podobnú pamäťovú oblasť pre kombinované zápisy a ďalších 12 MB pre virtuálne adresovanie. Fyzická pamäť sa uvoľní podľa potreby len vtedy, keď API (softvérová vrstva) zadá príslušnú požiadavku na vytvorenie nemiestneho povrchu (Create Non-local Surface). Operačné systémy Windows 9x napríklad používajú efekt vodopádu, keď sa povrchy najskôr vytvoria v lokálnej pamäti a ak je plná, proces vytvárania povrchu sa prenesie do pamäte AGP a potom do systémovej pamäte. Využitie RAM je teda automaticky optimalizované pre každú aplikáciu, kde sa nepoužíva AGP a systémová pamäť, pokiaľ to nie je absolútne nevyhnutné.

Je veľmi ťažké jednoznačne uviesť schému na určenie optimálnej veľkosti clony. Optimálnu rezerváciu systémovej pamäte RAM však možno určiť podľa nasledujúceho vzorca: celková systémová RAM/(video RAM/2). Napríklad pre video adaptér s 16 MB video pamäte v PC so 128 MB systémovej RAM bude clona AGP 128/(16/2) = 16 MB a pre video adaptér so 64 MB video pamäte v PC s 256 MB systémovej RAM, 256/(64/2) = 8 MB. Toto rozhodnutie je akousi aproximáciou – v každom prípade sa naozaj odporúča vyčleniť na clonu aspoň 16MB. Treba tiež pripomenúť, že veľkosť clony (podľa schémy 2 N , alebo výber medzi 32/64 MB) priamo nezodpovedá výslednému výkonu, takže jej zväčšenie do obrovských rozmerov výkon nezlepší. V súčasnosti sa pri priemernej systémovej RAM 128256 MB považuje za orientačné pravidlo veľkosť apertúry AGP od 64 MB do 128 MB. Nedochádza k žiadnemu zníženiu výkonu nad „bariérou“ 128 MB, ale stále je najlepšie zostať pri „štandardných“ 64 128 MB, aby veľkosť tabuľky GART nebola príliš veľká.

Ďalším „hlavným“ odporúčaním, ktoré je skôr výsledkom početných praktických experimentov, môže byť alokácia polovičného množstva systémovej RAM pre AGP Aperture Memory Size, berúc do úvahy možnosti BIOSu: 8/16/32/64/ 128/256 MB (schéma s krokom 2 N) alebo výber medzi 32/64 MB. V systémoch s malou (do 64 MB) a veľkou (od 256 alebo viac) RAM však toto pravidlo nie vždy funguje (ovplyvňuje účinnosť), okrem toho, ako už bolo spomenuté, musíte vziať do úvahy aj množstvo miestnych RAM samotnej grafickej karty. Odporúčania v tomto kontexte môžu byť preto prezentované vo forme nasledujúcej tabuľky, berúc do úvahy možnosti systému BIOS:

Závislosť veľkosti clony od veľkosti systémovej RAM

Modulované rozprestreté spektrum

Hodinový syntetizér/ovládač je zdrojom vlnenia, ktorého hraničné hodnoty tvoria elektromagnetické rušenie (EMI ElectroMagnetic Interference) vysokofrekvenčné elektromagnetické žiarenie (interferencia), ktoré preniká do média šírenia (prenosu), najmä v dôsledku použitia vysokých frekvencií. pre nosič a moduláciu. Efekt EMI je založený na pridaní dvoch alebo viacerých frekvencií, v dôsledku čoho sa spektrum signálu stáva komplexným. Spektrálna modulácia hodinového impulzu (SSM, inými slovami SSC Spread Spectrum Clock) vám umožňuje rovnomerne rozložiť zanedbateľné hodnoty celkového pozadia elektromagnetického žiarenia vyžarujúceho z akejkoľvek fungujúcej zložky systému v celom frekvenčnom spektre hodinového impulzu. . Inými slovami, SSM vám umožňuje „skryť“ vysokofrekvenčné rušenie na pozadí užitočného signálu zavedením ďalšieho dodatočného signálu do jeho spektra, pracujúceho vo frekvenčnom rozsahu niekoľkých desiatok kilohertzov (tento proces sa nazýva modulácia). .

Mechanizmus SSM je určený na zníženie rušenia harmonických vyšších typov frekvencie zbernice. Teória signálu hovorí, že pri určitej frekvencii v signálovom vedení generuje akýkoľvek tvar vlny vyššie typy harmonických kmitov, ktoré sa neskôr hromadia a môžu rušiť hlavný signál. Jedným zo spôsobov, ako tento problém obísť, je ovplyvniť hlavný signál určitej frekvencie modulačných kmitov oveľa nižšie, čo je výsledkom variácií ±1% nominálnej hodnoty mastera. Typicky sa implementácia SSM redukuje na použitie dvoch rôznych hodnôt, ktorých nominálna frekvencia je referenčnou, alebo nastavenie základnej frekvencie ako maximálnej (nízkoprofilová modulácia) častejšie na referenčnú. V skutočnosti existuje veľa dôvodov a metód.

Vychádza zo skutočnosti, že so zvyšujúcou sa frekvenciou prevádzky elektronické súčiastky vyžarujú elektromagnetické rušenie, ktoré zase môže spôsobiť rušenie signálu z iných zariadení. Keďže žiadne zariadenie, ktoré prekračuje limit tolerancie signálu tretej strany, nemá certifikáciu FCC Federal Communications Committee, je dôležité pochopiť, ako určiť úroveň EMI. Na začiatok sa testované zariadenie prepne do rádiového režimu a pomocou merania rušenia video a audio signálov sa určí frekvenčný rozsah príjmu v širokom spektre. Citlivosť DUT na šírku pásma je stanovená rádovo 1 MHz. Ak je hlavná pracovná frekvencia modulovaná, čím sa šírka pásma rozšíri o viac ako typických 45 MHz, zmení sa spektrum elektromagnetického rušenia: namiesto ostrých ostrých špičiek (bežná forma nemodulovaného EMI) sa objavia takzvané „Gaussove zvony“ (tvar vlny ktorá je horná ohraničená krivkou opísanou Gaussovým rozdelením), v dôsledku čoho sa výsledná amplitúda signálu výrazne zmenší (1/31/4 amplitúdy nemodulovanej nosnej frekvencie, nosného signálu). Napriek tomu však energia zostáva konštantná. Keďže šírka impulzu sa zväčšuje a zákon zachovania energie musí byť splnený, amplitúda tohto signálu bude menšia.

Umožnenie modulácie spektra môže znížiť EMI spôsobené nahromadením tesne umiestnených komponentov pracujúcich pri vysokých frekvenciách a zlepšiť stabilitu prevádzky. V prípadoch, keď sa použijú abnormálne podmienky ("pretaktovanie"), môže zapnutie SSM viesť k nestabilite systému v dôsledku skutočnosti, že pri aktuálne používanej veľkej hodnote multiplikátora môže modulácia ±0,5 % spôsobiť rozdiel až napríklad 10 MHz pre jeden modulačný cyklus. Inými slovami, ak procesor pracuje na maximálnej frekvencii, jeho zvýšenie o ďalších 10 MHz môže byť fatálne, preto sa pri prevádzke systému v abnormálnych prevádzkových podmienkach (Pretaktovanie) dôrazne neodporúča používať SSM (Zakázať).

Autodetect DIMM/PCI Clk

Počas normálnej prevádzky systému sa signály hodín z ovládača prenášajú cez všetky rozširujúce sloty pamäte a rozhrania PCI. Každý jednotlivý slot a jeho kolíky majú svoju vlastnú indukčnosť, impedanciu a kapacitu, čo vedie k útlmu a útlmu hodinového signálu. Okrem toho sú zdrojom EMF (Electric Motion Force, EMF) a EMI signály tretích strán. Tento parameter pomáha automaticky zisťovať a konfigurovať frekvenciu prevádzky pamäťových modulov a adaptérov rozhrania PCI. Jeho zahrnutie (Enable) umožňuje znížiť vplyv elektromagnetického rušenia na komponenty nainštalované v systéme, čo následne zvyšuje celkovú stabilitu celého systému ako celku.

Zhrnutie

Jedna vec je teda jasná: jedinečne rýchly a mimoriadne spoľahlivý systém možno získať iba s dostatočne kvalitnou pamäťou. To znamená, že v súčasnosti moderná pamäť, ak je to napríklad SDRAM, musí striktne spĺňať všetky technické požiadavky, aspoň v rámci špecifikácie PC100. Zakúpením pamäte, ktorá spĺňa požiadavky PC133, získate dodatočnú záruku, že tie parametre, ktoré boli popísané vyššie, môžete bezpečne nastaviť na odporúčané minimum (maximum) a získate najrýchlejší a zároveň spoľahlivý systém. Samotný stupeň „schopnosti pretaktovania“ a odolnosti voči poruchám si určuje každý pamäťový modul, ako aj systémová (základná doska) svojim spôsobom. Preto je takmer nemožné poskytnúť jednoznačné odporúčanie týkajúce sa parametrov, ktoré je potrebné nastaviť. Na druhej strane však existuje hotová konfiguračná schéma, podľa ktorej si po určitom čase môžete vytvoriť svoj vlastný systém, ktorý poskytuje maximálny výkon a zaručenú prevádzku. Na otázku, ako sa bude správať pamäťový modul a systém ako celok, s nastaveniami nastavenými v BIOSe, môže jednoznačne odpovedať len konkrétny OS a špecializované testovacie balíky, ktoré dokážu pamäťový subsystém zaťažiť pomerne silno, opatrne. skontrolujte a označte možné poruchy alebo chyby. Inými slovami, iba znalosť a pochopenie všetkých parametrov opísaných vyššie, ako aj trpezlivosť a čas vám umožnia dosiahnuť požadovaný výsledok pri dosahovaní obľúbeného cieľa každého používateľa PC: zostaviť najrýchlejší a najodolnejší systém. ideál pomeru „kvalita / výkon“.

www.jedec.org

BIOS obsahuje veľa nastavení, ktoré ovplyvňujú inicializáciu a ďalšiu prevádzku takmer všetkých zariadení nainštalovaných v počítači alebo pripojených k jeho portom. Preto sa tomu nemožno čudovať RAM má tiež možnosti, ktoré je možné ovládať z BIOSu. Najmä v systéme BIOS môžete nakonfigurovať frekvenciu, s ktorou bude pamäť pracovať, načasovanie (sekvenciu) oneskorení pri prepínaní z jedného režimu do druhého a niekedy aj napätie modulu. Práve tieto parametre sa často stávajú predmetom pozornosti overclockerov – používateľov, ktorí sa snažia zvýšiť výkon svojho počítača a v tomto prípade aj výkon operačnej pamäte.

Ak váš počítač občas zamrzne, reštartuje sa alebo operačný systém neustále zobrazuje chybové hlásenia pri čítaní údajov, môže to znamenať, že RAM pracuje na hranici svojich možností. Príčinou porúch môže byť buď príliš vysoká teplota pamäťových čipov, príliš nízke časovanie alebo nadhodnotená frekvencia.

Prvá vec, ktorú musíte v tomto prípade urobiť, je pokúsiť sa spravovať časovanie pamäte alebo, ak to nefunguje, prepnúť pamäť do automatického alebo predvoleného režimu. Toto je možné vykonať v systéme BIOS.

Najprv musíte prejsť do systému BIOS. Existuje iba jeden okamih, kedy to možno urobiť - 2-3 sekundy po zapnutí alebo reštartovaní počítača. Existuje však niekoľko spôsobov, ako to urobiť, v závislosti od výrobcu systému BIOS. V prípade AwardBIOS a PhoenixBIOS je potrebné stlačiť kláves Delete, pre AMIBIOS kláves F2.

POZNÁMKA! Pokiaľ ide o notebooky alebo netbooky, existuje oveľa viac spôsobov, ako vstúpiť do systému BIOS, pretože existujú rôzni výrobcovia systému BIOS pre notebooky a spôsoby vstupu môžu byť sofistikovanejšie.

Aj keď neviete, ktorý BIOS sa používa na vašej základnej doske, môžete si prečítať správu o tom, ktorý kláves treba stlačiť, aby ste sa doň dostali ihneď po zapnutí alebo reštartovaní počítača. Táto správa sa zvyčajne zobrazuje v spodnej časti obrazovky, hoci sa môže objaviť aj inde, napríklad po určitých informačných správach.

Existuje tiež pomerne jednoduchý a priamočiary spôsob, ako sa dostať do VEĽKÝCH bez toho, aby ste museli premýšľať o tom, ktorý kláves stlačiť. Stačí ihneď po zapnutí alebo reštartovaní počítača stlačiť dve alebo dokonca tri klávesy naraz - F2, Delete a F10: s vysokou pravdepodobnosťou budú niektoré fungovať.

Takže sme sa dostali do systému BIOS. Jeho vzhľad závisí nielen od výrobcu, ale aj od dátumu vydania základnej dosky. V poslednej dobe je veľmi módne vyrábať grafický shell BIOS, ktorý sa dá ovládať myšou. Výsledkom je, že rovnaký BIOS môže vyzerať úplne inak. Situáciu ďalej komplikuje skutočnosť, že mnohí výrobcovia základných dosiek pridávajú svoje vlastné nástroje na pretaktovanie, čo vedie k objaveniu sa ďalších položiek alebo celých sekcií v systéme BIOS.

Bohužiaľ nie je možné jednoznačne povedať, do ktorej sekcie musíte prejsť, aby ste našli požadovaný parameter, pretože existuje veľa možností implementácie systému BIOS. Môžete sa však zamerať na určité frázy. V prípade, že potrebujeme, skupiny môžu mať nasledujúce názvy:

• pokročilé;
• Nastavenie čipovej sady;
• Pokročilé funkcie čipovej sady;
• konfigurácia pamäte;
• konfigurácia DRAM;
• Funkcie pretaktovania;
• MB Intelligent Tweak.

sami možnosti možno nazvať takto:

• Čas latencie CAS#;
• oneskorenie RAS# do CAS#;
• Prednabíjanie RAS#;
• RAS# Aktivovať na predbežné nabitie;
• časovanie pamäte;
• 1T/2T časovanie pamäte;
• Napätie pamäte;
• DDR2 OverVoltage Control;
• Napätie DIMM;
• Napätie DRAM;
• VDIMM.

Prvých šesť parametrov je zodpovedných za nastavenie časovania. Princíp zmeny väčšiny týchto parametrov je pomerne jednoduchý: čím menšia hodnota, tým rýchlejšia RAM. V našom prípade, aby bola prevádzka pamäte RAM stabilnejšia, mali by sa hodnoty parametrov naopak zvýšiť. Bohužiaľ nie je možné s istotou povedať, ktoré zvýšenie ktorej z hodnôt bude mať 100% účinok. Preto pri zmene ďalšieho parametra je potrebné načítať operačný systém a kontrolovať zmenu teploty: ak počítač pracuje stabilne, cieľ je dosiahnutý.

Ako je nakonfigurovaná RAM v systéme BIOS?

Majstrova odpoveď:

BIOS väčšiny spoločností obsahuje špeciálny inštalačný program. S jeho pomocou môžete ľahko zmeniť konfiguráciu systému, ako aj upraviť prevádzkové režimy pamäte RAM počítača. Všetky potrebné informácie na to sú zaznamenané v samostatnej oblasti takzvanej energeticky nezávislej pamäte, ktorá sa nachádza priamo na základnej doske. Nazýva sa aj CMOS.

Ak chcete zmeniť nastavenia pamäte RAM pomocou systému BIOS, musíte nastaviť určité hodnoty v programe BIOS Setup. Najčastejšie je používanie predvoleného režimu RAM kľúčom k stabilnej prevádzke celého OS. Ale niekedy je to jednoducho nemožné urobiť bez zmeny rýchlosti systému. Okrem toho nastavenie pamäte RAM v programe BIOS Setup neovplyvňuje stabilitu celého počítača.

Skôr ako začnete s nastavovaním pamäte RAM, musíte vstúpiť do systému BIOS. Ak to chcete urobiť, jednoducho stlačte kláves Delete počas zavádzania operačného systému. Niekedy, v závislosti od modelu vášho počítača, môžete vstúpiť do systému BIOS aj pomocou klávesov F2 alebo CTRL-ALT-ESC.

Všetky potrebné parametre na konfiguráciu prevádzky pamäte RAM sa nachádzajú v položke ponuky Advanced Chipset Setup. Musíte ísť do toho a už tam nakonfigurovať základné parametre RAM.

Ak chcete zrýchliť svoju pamäť RAM, musíte najprv vedieť, čo znamenajú jednotlivé parametre systému BIOS. Automatická konfigurácia teda znamená automatickú inštaláciu všetkých potrebných parametrov RAM, ktoré sa odporúčajú používať, vrátane. ak váš experiment s nastavením zlyhal. Aby ste mohli opraviť prácu RAM (takto sa RAM nazýva iným spôsobom), musíte vypnúť možnosť automatickej inštalácie konfigurácie. Parameter DRAM Read Timing udáva počet cyklov, ktoré systém strávi v procese prístupu k RAM. Pamätajte, že čím nižší je tento ukazovateľ, tým vyšší bude výkon samotného systému. Parameter CAS Delay je trochu podobný predchádzajúcemu parametru. Zníženie tohto ukazovateľa vedie aj k zvýšeniu výkonu celého systému.

Pri nastavovaní parametrov pamäte RAM v systéme BIOS musíte byť veľmi opatrní, pretože príliš veľké zníženie cyklov a oneskorení môže viesť k tomu, že celý systém bude pracovať nestabilne. Je potrebné špecifikovať také parametre, ktoré môžu vytvoriť určitú rezervu pre rýchlosť práce.

Nakoniec, keď nastavíte potrebné nastavenia, nezabudnite uložiť všetky zmeny v nastavení systému BIOS. Potom reštartujte systém.

Pokúsme sa nakonfigurovať severný mostík čipovej sady, ktorý zabezpečuje prevádzku vysokorýchlostných komponentov systému: procesor, vyrovnávacia pamäť, RAM a video systém. Zvyčajne sa tieto možnosti zhromažďujú v časti Rozšírené funkcie čipovej sady a vo verziách systému BIOS s vodorovným panelom ponuky - v ponuke Rozšírené alebo podobne.

Na niektorých základných doskách Gigabyte sú niektoré nastavenia čipovej sady skryté a na prístup k nim musíte po vstupe do nastavenia systému BIOS stlačiť klávesy Ctrl + Fl.

RAM je jednou z najdôležitejších súčastí systému, ktorá má výrazný vplyv na rýchlosť a stabilitu počítača. Pamäťové moduly pracujú podľa zložitých algoritmov a vyžadujú správne nastavenie pracovných frekvencií a rôznych časových intervalov. Pre normálny (nie pretaktovaný) režim systému nie je potrebné manuálne nastavovať pamäť, pretože v moderných pamäťových moduloch sa všetky potrebné parametre nastavujú automaticky. Pomocou nastavenia systému BIOS môžete vypnúť automatické ladenie a nastaviť všetky parametre manuálne. V tomto prípade môžete zlepšiť výkon systému, budete však musieť prevziať plnú zodpovednosť za stabilitu jeho prevádzky.

Väčšina počítačov používa pamäť SDRAM, DDR alebo DDR2/3. Pamäť štandardu EDO a FPM vyrobená vo forme modulov SIMM je zastaraná a nezanesieme si ňou mozog.

Nastavenie systému BIOS, RAM, časovanie RAM.

Operačná pamäť RAM funguje na riadiacich signáloch z pamäťového radiča, ktorý je umiestnený v severnom mostíku čipsetu (Intel) alebo priamo v procesore (Athlon 64/FX/X2 a Phenom). Na prístup ku konkrétnej pamäťovej bunke ovládač generuje sekvenciu signálov s určitými oneskoreniami medzi nimi. Oneskorenia sú potrebné, aby mal pamäťový modul čas vykonať aktuálny príkaz a pripraviť sa na ďalší. Tieto oneskorenia sa nazývajú časovanie a zvyčajne sa merajú v cykloch pamäťovej zbernice.

Ak sú načasovanie príliš vysoké, pamäťový čip vykoná všetky potrebné akcie a bude nejaký čas nečinný a čaká na ďalší príkaz. V tomto prípade je pamäť pomalšia, ale stabilnejšia. Ak sú časovania príliš malé, pamäťový modul nebude schopný správne vykonávať svoje úlohy, čo bude mať za následok zlyhanie programu alebo celého operačného systému. Niekedy sa pri takomto načasovaní počítač nemusí vôbec spustiť, potom ho budete musieť resetovať pomocou prepojky na systémovej doske.

Každý pamäťový modul má svoje vlastné časovania, pri ktorých výrobca zaručuje rýchly a stabilný chod pamäte. Tieto hodnoty sa zaznamenávajú do špeciálneho čipu s názvom SPD (Serial Presence Detect). Pomocou informácií SPD môže systém BIOS automaticky nakonfigurovať ľubovoľný pamäťový modul, ktorý je podporovaný čipovou sadou základnej dosky.

Väčšina verzií systému BIOS vám umožňuje zakázať používanie SPD a manuálne nakonfigurovať pamäť. Môžete sa pokúsiť znížiť časovanie, aby ste zrýchlili pamäť, ale potom by ste mali systém dôkladne otestovať.

Pre moderné pamäťové moduly SDRAM a DDR existujú štyri hlavné časovania a jeden operačný parameter pamäťového radiča. Aby sme pochopili ich podstatu, stručne zvážime fungovanie pamäťového radiča.

1. Cyklus prístupu k špecifickej pamäťovej bunke začína tým, že radič nastaví vzorkovací signál RAS # (Row Address Strobe) na nízku hodnotu a nastaví adresu riadka na adresných riadkoch. Po prijatí tohto príkazu pamäťový modul začne proces otvárania linky, ktorej adresa bola prenesená cez adresné linky.

2. Po určitom čase potrebnom na otvorenie zvoleného riadku pamäťový radič nastaví vzorový signál CAS# (Strobe adresy stĺpca) na nízku úroveň. Riadky adresy už budú mať adresu stĺpca, ktorý sa má otvoriť.

3. Po určitom čase po vyslaní signálu CAS# začne pamäťový modul vysielať požadované údaje.

4. Na zatvorenie linky pamäťový radič deaktivuje signály RAS# a CAS# nastavením zodpovedajúcich kolíkov na vysokú úroveň. Potom sa začne dobíjanie uzavretého radu, ale prenos dátového paketu môže byť dokončený.

5. Ak potrebujete načítať dáta z iného riadku, signál na vyzdvihnutie nového riadku (RAS#) môže byť vydaný až nejaký čas po uzavretí predchádzajúceho riadku, ktorý je potrebný na dobitie zatváraného riadku.

V súlade s vyššie uvedeným zjednodušeným popisom sa rozlišujú nasledujúce časovania (v poradí podľa dôležitosti):

□ tCL, alebo CAS# Latency - oneskorenie medzi signalizáciou signálu načítania stĺpca CAS# a začiatkom prenosu dát, to znamená medzi fázami 2 a 3;

□ oneskorenie tRCD alebo RAS# na CAS# - oneskorenie medzi signálom načítania riadkov RAS# a signálom načítania stĺpca CAS# (1. a 2. stupeň);

□ tRP, alebo RAS# Precharge – oneskorenie pre dobitie riadku po jeho zatvorení (stupne 4 a 5);

□ tRAS, alebo Active to Precharge Delay - minimálny čas medzi príkazmi na otvorenie linky a jej zatvorenie (1-4 fázy);

□ CR, alebo Command Rate - prídavný parameter, ktorý udáva počet hodinových cyklov na prenos príkazu z ovládača do pamäte. Má výrazný vplyv na výkon moderných pamäťových modulov a môže nadobudnúť hodnotu 1 alebo 2 cyklov.

Pri špecifikovaní charakteristík pamäťového modulu sa časovanie zvyčajne uvádza podľa nasledujúcej schémy: tCL-tRCD-tRP-tRAS-CR, napríklad pamäťový modul Kingston, 1GB DDR2 PC2-5300 má časovanie v normálnom režime 4- 4-4-12-1T. Parameter Command Rate (CR) nemusí byť špecifikovaný, v takom prípade sa načasovanie zaznamená ako sekvencia štyroch čísel (4-4-4-12). Ak spočítame počet impulzov generátora hodín medzi hlavnými fázami činnosti regulátora, môžeme získať schému časovania 2-3-3-7, ktorá je typická pre pamäte DDR.

Pre informáciu:

Pri analýze časovania pamätí DDR a DDR2 by sme si mohli myslieť, že pamäť DDR2 je pomalšia ako DDR. Nie je to však tak, pretože DDR2 pracuje s dvojnásobnou frekvenciou a časovanie sa meria v hodinových cykloch. Napríklad dva hodinové cykly pri 200 MHz trvajú rovnako dlho v nanosekundách ako štyri hodinové cykly pri 400 MHz. Preto bude pamäť DDR2 s časovaním 4-4-4-12 pracovať s približne rovnakým oneskorením ako pamäť 2-2-2-6. Podobné závery možno vyvodiť porovnaním časovania pamätí DDR2 a DDR3.

Počet dostupných možností na konfiguráciu pamäte RAM sa môže značne líšiť pre rôzne modely základných dosiek, dokonca aj pre tie, ktoré sú vyrobené na rovnakej čipovej sade. Na tomto základe možno základné dosky rozdeliť do troch kategórií.

□ Minimálne dosky na prispôsobenie. Táto situácia je typická pre lacné dosky určené pre počítače základnej úrovne. Spravidla je tu možnosť nastavenia frekvencie pamätí a prípadne jedného alebo dvoch časovaní. Takéto dosky majú obmedzené možnosti pretaktovania.

□ Dosky s možnosťou konfigurácie základných parametrov. Je možné upraviť prevádzkovú frekvenciu a hlavné časovanie, ktoré bolo uvedené vyššie. Tento súbor parametrov je typický pre väčšinu dosiek a umožňuje pretaktovanie systému. Nastavenia pamäte je možné zhromaždiť v samostatnej sekcii alebo priamo v sekciiPokročilé funkcie čipsetu. Niektoré dosky majú špeciálnu sekciu na optimalizáciu a pretaktovanie a možno v nej bude aj nastavenie pamäte.

□ Dosky s pokročilými funkciami. Algoritmus činnosti pamäťového radiča bol uvedený vyššie vo značne zjednodušenej forme, ale v skutočnosti pamäťový radič interaguje s pamäťovým modulom podľa veľmi zložitého algoritmu, pričom okrem vyššie uvedeného využíva aj mnoho ďalších časovaní. Niekedy nájdete základné dosky s rozšírenou sadou parametrov, čo umožňuje vykonávať jemnejšiu optimalizáciu pamäte a efektívne ju pretaktovať.

Voliteľné časovanie DRAM, režim časovania

Toto je hlavný parameter pre nastavenie pamäte RAM, pomocou ktorej sa volí manuálny alebo automatický režim.

Možné hodnoty:

1. By SPD (Auto) - parametre pamäťových modulov sa nastavujú automaticky pomocou údajov z SPD čipu; toto je predvolená hodnota a nemala by sa meniť, pokiaľ to nie je absolútne nevyhnutné;

2. Manuálne - parametre pamäťových modulov sa nastavujú manuálne. Ak vyberiete túto hodnotu, môžete zmeniť nastavenia prevádzkových frekvencií a časovania pamäte. Manuálne ladenie pamäte RAM vám umožňuje urýchliť jej prácu, ale zároveň môže dôjsť k poruchám v systéme.

Nakonfigurujte časovanie DRAM podľa SPD, časovanie pamäte podľa SPD

Význam týchto parametrov je úplne podobný časovaniu DRAM diskutovanému vyššie.

Voliteľné a možné hodnoty sú:

1. Enabled (On) - parametre RAM sa nastavujú automaticky podľa údajov SPD;

2. Disabled (Off) – RAM sa konfiguruje manuálne.

Frekvencia pamäte, Frekvencia DRAM, Hodnota indexu pamäte, Max

Parameter zobrazuje alebo nastavuje frekvenciu pamäte RAM. Táto frekvencia sa vo väčšine prípadov nastavuje automaticky podľa informácií od SPD. Ručným ladením môžete pamäť zrýchliť, no nie každý modul bude fungovať stabilne.

Možné hodnoty:

1. Auto - frekvencia RAM sa nastavuje automaticky podľa údajov SPD (štandardne);

2. 100,120,133 (PC100, PC133) - možné hodnoty pre pamäť SDRAM;

3. 200, 266, 333, 400, 533 (DDR266, DDR333, DDR400, DDR533) - možné hodnoty pre pamäť DDR;

4. DDR2-400,DDR2-566, DDR2-667, DDR2-800, DDR2-889, DDR2-1067 - hodnoty pre pamäte DDR2.

V závislosti od použitej čipovej sady sa zoznam dostupných hodnôt môže líšiť od toho, ktorý je uvedený; budú uvádzať iba frekvencie, ktoré doska podporuje.

Na niektorých doskách je tento parameter len na čítanie a na zmenu frekvencie pamäte použite parameter FSB / Memory Ratio popísaný nižšie. V prípade základných dosiek ASRock musí byť možnosť Flexibility zakázaná, aby ste mohli pamäť nakonfigurovať manuálne.

Pomer FSB/pamäte, multiplikátor systémovej pamäte

Parameter určuje pomer (násobiteľ) medzi frekvenciou FSB a frekvenciou pamäte. Tento parameter možno použiť namiesto parametra Frekvencia pamäte diskutovaného vyššie na nastavenie frekvencie pamäte RAM.

Možné hodnoty:

1. Auto - pomer medzi FSB a frekvenciou pamäte sa nastavuje automaticky podľa údajov SPD;

2,1:1; 1:1, 2; 1:1,5; 1:1, 66; 1:2, 3:2; 5:4 - výber jednej z týchto hodnôt vám umožní manuálne nastaviť pomer medzi FSB a frekvenciou pamäte. Pri výpočte frekvencie pamäte je potrebné vziať do úvahy, že frekvencia FSB môže byť uvedená s prihliadnutím na štvornásobné násobenie (efektívna hodnota) a frekvencia DDR - berúc do úvahy dvojnásobok. Napríklad pri efektívnej frekvencii FSB 1066 MHz a multiplikátore 1:1,5 bude výsledná frekvencia pamäte (1066:4) x 1,5 x 2 - 800 MHz. V závislosti od modelu dosky sa súbor pomerov môže mierne líšiť od vyššie uvedeného;

3.2.00; 2,50; 2,66; 3,00; 3, 33; 4,00 - v prítomnosti takejto série sa frekvencia pamäte vypočíta vynásobením skutočnej frekvencie FSB zvoleným koeficientom;

4. Sync Mode - pamäť pracuje synchrónne s frekvenciou FSB.

CAS# Latencia, tCL, DRAM CAS# Latencia

Tento parameter nastavuje oneskorenia medzi signálom načítania stĺpca CAS# a začiatkom prenosu údajov. Toto oneskorenie je potrebné, aby pamäťový modul mohol vygenerovať obsah požadovaného pamäťového miesta na prenos. Manuálne nastavenie nízkych hodnôt latencie CAS# zvyšuje rýchlosť modulu, to znamená, že ho pretaktuje.

Možné hodnoty:

1,1, 5; 2; 2, 5; 3 - pre pamäť DDR. Menšie hodnoty zodpovedajú rýchlejšej prevádzke pamäte, avšak nie všetky moduly dokážu s takýmito hodnotami pracovať;

2,3; 4; 5; 6 - pre pamäte DDR2. Rovnako ako v prípade DDR je zrýchlenie pamäte dosiahnuté znížením hodnoty tCL.

V niektorých verziách systému BIOS sa k číselnej hodnote časovania pridáva merná jednotka, napríklad 5T (5 hodín DRAM).

tRCD, oneskorenie RAS# na CAS#, oneskorenie medzi RAS a CAS DRAM

Tento parameter mení čas oneskorenia medzi signálom vyzdvihnutia riadka RAS# a signálom vyzdvihnutia stĺpca CAS#. Toto oneskorenie je potrebné, aby mal pamäťový modul čas určiť a aktivovať požadovanú linku. Čím menšia je hodnota tRCD, tým rýchlejší je prístup k bunke, avšak rovnako ako v prípade CAS Latency môžu príliš nízke hodnoty viesť k nestabilite pamäte.

Možné hodnoty sú od 1 do 7 cyklov. Definujú čas oneskorenia medzi signálmi CAS# a RAS#. Čím menšia je hodnota tRCD, tým rýchlejší je prístup k bunke, avšak rovnako ako v prípade CAS Latency môžu príliš nízke hodnoty viesť k nestabilite pamäte.
Nastavenie BIOS, tRP, DRAM RAS# Precharge, RAS Precharge, SDRAM RAS Precharge, Row Precharge Time

Parameter určuje minimálny povolený čas na dobitie riadku po jeho zatvorení. Inými slovami, definuje pauzu medzi uzavretím jedného radu a otvorením druhého s novým signálom RAS#. Menšie hodnoty tohto nastavenia spôsobia, že pamäť beží rýchlejšie, ale príliš nízke hodnoty môžu spôsobiť nestabilitu pamäte.

Možné hodnoty sú od 1 do 7 cyklov. Znamenajú minimálny čas v cykloch na dobitie struny a vygenerovanie nového RAS signálu.

tRAS, oneskorenie aktívneho do prednabitia, aktivácia DRAM RAS# do predbežného nabitia, min. čas aktivity RAS#

Parameter nastavuje minimálny čas medzi príkazom na aktiváciu riadku a príkazom na zatvorenie, teda čas, počas ktorého je možné riadok otvoriť. Nastavenie tohto parametra na príliš vysokú hodnotu mierne znižuje výkon, pretože zatvorenie bunky si vyžaduje viac času. Ak chcete zlepšiť výkon, skúste nastaviť minimálnu hodnotu tRAS alebo ju vyberte experimentálne. Podľa informácií dostupných z rôznych zdrojov parameter tRAS výrazne neovplyvňuje celkový výkon pamäte a najlepšia možnosť závisí od typu čipsetu.

Možné hodnoty sú od 3 do 18 cyklov. Určujú požadovaný čas oneskorenia.

Príkazová rýchlosť DRAM, časovanie pamäte IT/2T

Parameter nastavuje oneskorenie pri odosielaní príkazov z ovládača do pamäte. Možné hodnoty:

1. 2t (2t Command) - hodnota oneskorenia sa rovná dvom cyklom; zvyčajne nastavené predvolene a zodpovedá nižšej rýchlosti, ale spoľahlivejšej prevádzke pamäte;

2. IT (IT Command) - nastavenie oneskorenia jedného cyklu, niekedy to umožňuje zvýšiť rýchlosť RAM. Možnosť normálnej prevádzky pamäte pri tejto hodnote silne závisí od čipsetu a pamäťového modulu a niekedy si vyžaduje experimentálne overenie. Neodporúča sa nastavovať 1T, keď pamäť beží na vysokých frekvenciách alebo pri použití viacerých pamäťových modulov súčasne.

Príkaz 2T

Parameter je úplne podobný príkazovej rýchlosti DRAM diskutovanej vyššie, ale má nasledujúce hodnoty:

1. Auto - oneskorenie príkazu je nastavené podľa údajov SPD;

2. Povolené - je nastavené oneskorenie 2 cyklov;

3. Vypnuté - oneskorenie je nastavené na 1 cyklus.
Dodatočné časovanie pamäte

Ako už bolo uvedené, niektoré základné dosky majú pokročilé možnosti nastavenia pamäte a počet dostupných časovaní môže dosiahnuť tucet a niekedy aj dva tucty. Dodatočné časovanie má menší vplyv na výkon ako základné časovanie diskutované vyššie, takže vo väčšine prípadov by malo byť ponechané na predvolenom nastavení. Ak máte čas a chuť experimentovať, môžete s ich pomocou mierne zvýšiť výkon pamäťového systému.

Poďme sa rýchlo pozrieť na význam dodatočného časovania.

□ tRRD (RAS to RAS Delay) - oneskorenie medzi aktiváciou riadkov rôznych bánk.

□ tRC (Row Cycle Time), Row Active Time, Raw Pulse Width – trvanie cyklu pamäte. Celý cyklus pozostáva z času od začiatku aktivácie riadku po jeho uzavretie (tRAS) a oneskorenia pre vytvorenie nového signálu RAS# (tRP), teda tRC = tRAS + tRP.

□ tWR (Write Recovery Time) – oneskorenie medzi dokončením operácie zápisu a začiatkom predbežného nabíjania.

□ tWTR (Oneskorenie zápisu do čítania) – oneskorenie medzi dokončením operácie zápisu a začiatkom operácie čítania.

□ tRTP (Precharge Time) – interval medzi príkazmi na čítanie a precharge.

□ tREF (Refresh period) - frekvencia obnovovania pamäte. Dá sa nastaviť v tickoch alebo mikrosekundách.

□ tRFC (ROW Refresh Cycle Time) – Minimálny čas medzi príkazom na obnovenie riadka (Refresh) a príkazom na prebudenie alebo iným príkazom na obnovenie. V niektorých verziách systému BIOS je možné nastaviť toto časovanie pre každý pamäťový modul a parametre sa budú nazývať Trfс 0/½/3 pre DIMM 0/½/3.

Dôležité:

Neúspešná zmena ktoréhokoľvek z časovania pamäte môže viesť k nestabilnej prevádzke počítača, preto by ste pri prvom zlyhaní mali nastaviť predvolené časovanie.
Bank Interleave

Parameter nastavuje režim prekladania pri prístupe k pamäťovým bankám. V tomto režime sa regenerácia jednej banky vykonáva v rovnakom čase, keď procesor pracuje s inou bankou. Pamäťové moduly s veľkosťou 64 MB alebo viac majú zvyčajne štyri banky a povolením tohto nastavenia sa pamäť zrýchli.

Možné hodnoty:

1. Auto - režim striedania sa konfiguruje automaticky;

2. 2 Way, 4 Way - jedna z týchto hodnôt nastavuje dvoj- alebo štvorbankový režim prekladania; odporúča sa použiť 4 Way, pretože poskytuje najvyšší výkon, 2 Way môže byť potrebný, ak je v systéme iba jeden dvojbankový pamäťový modul;

3. Zakázať - režim prekladania je zakázaný, čo zníži šírku pásma pamäte.

DRAM Burst Length, Burst Length

Parameter nastavuje veľkosť dátového paketu pri čítaní z RAM.

Možné hodnoty sú 4, 8. Definujú dĺžku dátového paketu. Pri 8 by teoreticky mal byť poskytovaný väčší pamäťový výkon, ale prax ukazuje, že rozdiel je lacný.

Hlavné charakteristiky pamäte RAM (jej objem, frekvencia, príslušnosť k jednej z generácií) môžu byť doplnené o ďalší dôležitý parameter - časovanie. Čo sú zač? Dajú sa zmeniť v nastaveniach BIOSu? Ako to urobiť čo najsprávnejšie z hľadiska stabilnej prevádzky počítača?

Aké sú časovanie RAM?

Časovanie RAM je časový interval, počas ktorého sa vykonáva príkaz odoslaný radičom RAM. Táto jednotka sa meria v počte cyklov, ktoré výpočtová zbernica preskočí počas spracovania signálu. Podstata časovania je ľahšie pochopiť, ak rozumiete dizajnu čipov RAM.

RAM počítača pozostáva z veľkého počtu interagujúcich buniek. Každý má svoju podmienenú adresu, na ktorej k nemu radič RAM pristupuje. Súradnice buniek sú zvyčajne špecifikované pomocou dvoch parametrov. Bežne môžu byť reprezentované ako počet riadkov a stĺpcov (ako v tabuľke). Skupiny adries sú zase kombinované, aby bolo pre kontrolór „pohodlnejšie“ nájsť konkrétnu bunku vo väčšej dátovej oblasti (niekedy nazývanej „banka“).

Požiadavka na pamäťové zdroje sa teda vykonáva v dvoch fázach. Po prvé, kontrolór odošle požiadavku do „banky“. Potom požiada o číslo "riadku" bunky (odoslaním signálu ako RAS) a čaká na odpoveď. Čakacia doba je časovanie RAM. Jeho bežný názov je RAS to CAS Delay. To však nie je všetko.

Riadiaca jednotka, aby mohla odkazovať na konkrétnu bunku, potrebuje aj číslo „stĺpca“, ktoré je jej priradené: odošle sa iný signál, napríklad CAS. Čas, počas ktorého ovládač čaká na odpoveď, je tiež časovaním pamäte RAM. Volá sa to CAS Latency. A to nie je všetko. Niektorí IT profesionáli radšej interpretujú fenomén CAS Latency trochu inak. Veria, že tento parameter udáva, koľko jednotlivých cyklov by malo prejsť procesom spracovania signálov nie z kontroléra, ale z procesora. Podľa odborníkov však v oboch prípadoch v zásade hovoríme o tom istom.

Ovládač spravidla pracuje s rovnakou „linkou“, na ktorej je bunka umiestnená, viac ako raz. Pred opätovným volaním však musí ukončiť predchádzajúcu reláciu požiadavky. A až potom pokračovať v práci. Časový interval medzi dokončením a novým hovorom na linku je tiež časový. Volá sa RAS Precharge. Už tretí v poradí. To je všetko? Nie

Po práci s reťazcom musí ovládač, ako si spomíname, uzavrieť predchádzajúcu reláciu požiadavky. Časový interval medzi aktiváciou prístupu k linke a jej zatvorením je tiež časovaním RAM. Jeho názov je Active to Precharge Delay. V podstate je to všetko.

Napočítali sme teda 4 časovania. Preto sú vždy napísané vo forme štyroch číslic, napríklad 2-3-3-6. Okrem nich, mimochodom, existuje ďalší spoločný parameter, ktorý charakterizuje pamäť RAM počítača. Ide o hodnotu Command Rate. Ukazuje, aký je minimálny čas, ktorý ovládač strávi prepnutím z jedného príkazu na druhý. To znamená, že ak je hodnota CAS Latency 2, tak časové oneskorenie medzi požiadavkou procesora (radiča) a odozvou pamäťového modulu bude 4 cykly.

Časovanie: poradie umiestnenia

Aké je poradie, v ktorom sa každé z časovaní nachádza v tomto číselnom rade? Takmer vždy (a to je akýsi priemyselný „štandard“) je nasledovné: prvá číslica je CAS Latency, druhá je RAS to CAS Delay, tretia je RAS Precharge a štvrtá je Active to Precharge Delay. Ako sme si povedali vyššie, parameter Command Rate sa niekedy používa, jeho hodnota je piata v poradí. Ak však pre štyri predchádzajúce ukazovatele môže byť rozptyl čísel pomerne veľký, potom pre CR sú spravidla možné iba dve hodnoty - T1 alebo T2. Prvý znamená, že čas od okamihu, keď je pamäť aktivovaná, kým je pripravená reagovať na požiadavky, by mal byť 1 cyklus. Podľa druhého - 2.

O čom hovoria časy?

Ako viete, veľkosť pamäte RAM je jedným z kľúčových ukazovateľov výkonu tohto modulu. Čím je väčšia, tým lepšie. Ďalším dôležitým parametrom je frekvencia pamäte RAM. Aj tu je všetko jasné. Čím je vyššia, tým rýchlejšie bude RAM pracovať. A čo načasovanie?

Pre nich je pravidlo iné. Čím menšie sú hodnoty každého zo štyroch časovaní, tým lepšie, tým je pamäť produktívnejšia. A čím rýchlejšie, respektíve, počítač funguje. Ak majú dva moduly s rovnakou frekvenciou rôzne časovanie RAM, bude sa líšiť aj ich výkon. Ako sme už definovali vyššie, hodnoty, ktoré potrebujeme, sú vyjadrené v cykloch. Čím je ich menej, tým rýchlejšie procesor dostane odpoveď od modulu RAM. A čím skôr môže „využiť“ také zdroje, ako je frekvencia pamäte RAM a jej objem.

"Továrenské" načasovanie alebo vlastné?

Väčšina používateľov PC uprednostňuje použitie tých časovaní, ktoré sú už nastavené na dopravníku (alebo je automatické ladenie nastavené v možnostiach základnej dosky). Mnohé moderné počítače však majú možnosť nastaviť požadované parametre manuálne. To znamená, že ak sú potrebné nižšie hodnoty, zvyčajne sa dajú znížiť. Ale ako zmeniť časovanie RAM? A urobiť to tak, aby systém fungoval stabilne? A možno existujú prípady, v ktorých je lepšie zvoliť zvýšené hodnoty? Ako optimálne nastaviť časovanie RAM? Teraz sa pokúsime odpovedať na tieto otázky.

Nastavenie časovania

Továrenské časovanie je zapísané vo vyhradenej oblasti čipu RAM. Volá sa SPD. Pomocou údajov z neho systém BIOS prispôsobí pamäť RAM konfigurácii základnej dosky. V mnohých moderných verziách systému BIOS je možné upraviť predvolené nastavenia časovania. Takmer vždy sa to robí programovo - cez systémové rozhranie. Zmena hodnôt aspoň jedného časovania je dostupná vo väčšine modelov základných dosiek. Nájdu sa zase výrobcovia, ktorí umožňujú dolaďovanie modulov RAM pomocou oveľa väčšieho množstva parametrov, ako štyri vyššie spomínané typy.

Ak chcete vstúpiť do oblasti požadovaných nastavení v systéme BIOS, musíte vstúpiť do tohto systému (kláves DEL ihneď po zapnutí počítača), vybrať položku ponuky Advanced Chipset Settings. Ďalej medzi nastaveniami nájdeme riadok DRAM Timing Selectable (môže to znieť trochu inak, ale podobne). Poznamenávame v ňom, že časovanie (SPD) bude nastavené manuálne (Manual).

Ako zistiť predvolené časovanie pamäte RAM nastavené v systéme BIOS? Aby sme to dosiahli, nájdeme v susedných nastaveniach parametre, ktoré sú v súlade s CAS Latency, RAS to CAS, RAS Precharge a Active To Precharge Delay. Konkrétne načasovanie spravidla závisí od typu pamäťových modulov nainštalovaných v počítači.

Výberom vhodných možností môžete nastaviť časovanie. Odborníci odporúčajú znižovať čísla veľmi postupne. Po výbere požadovaných indikátorov by ste mali reštartovať počítač a otestovať stabilitu systému. Ak počítač nefunguje správne, musíte sa vrátiť do systému BIOS a nastaviť hodnoty o niekoľko úrovní vyššie.

Optimalizácia časovania

Takže časovanie RAM - aké sú najlepšie hodnoty na nastavenie? Takmer vždy sa optimálne čísla určia v priebehu praktických experimentov. Prevádzka počítača je spojená nielen s kvalitou fungovania modulov RAM, ale nielen s rýchlosťou výmeny dát medzi nimi a procesorom. Dôležité sú mnohé ďalšie charakteristiky počítača (až po také nuansy, ako je systém chladenia počítača). Preto praktická účinnosť zmeny časovania závisí od špecifického hardvérového a softvérového prostredia, v ktorom používateľ konfiguruje moduly RAM.

Už sme pomenovali všeobecný vzorec: čím nižšie načasovanie, tým vyššia rýchlosť počítača. Ale toto je samozrejme ideálny scenár. Na druhej strane, časovanie so zníženými hodnotami môže byť užitočné pri „pretaktovaní“ modulov základnej dosky – umelom zvyšovaní jeho frekvencie.

Faktom je, že ak dáte čipom RAM zrýchlenie v manuálnom režime pomocou príliš veľkých koeficientov, počítač môže začať pracovať nestabilne. Je dosť možné, že nastavenia časovania budú nastavené tak nesprávne, že PC nebude možné vôbec naštartovať. Potom s najväčšou pravdepodobnosťou budete musieť "resetovať" nastavenia systému BIOS pomocou hardvérovej metódy (s vysokou pravdepodobnosťou kontaktovania servisného strediska).

Na druhej strane vyššie hodnoty časovania môžu miernym spomalením počítača (ale nie natoľko, aby sa prevádzková rýchlosť dostala do režimu, ktorý predchádzal „pretaktovaniu“), poskytnúť systému stabilitu.

Niektorí IT experti vypočítali, že moduly RAM s CL 3 poskytujú asi o 40 % menšiu latenciu pri výmene zodpovedajúcich signálov ako tie, kde CL je 5. Samozrejme za predpokladu, že taktovacia frekvencia na oboch je rovnaká.

Dodatočné časovanie

Ako sme už povedali, v niektorých moderných modeloch základných dosiek existujú príležitosti na veľmi jemné doladenie pamäte RAM. Toto, samozrejme, nie je o tom, ako zvýšiť RAM - tento parameter je, samozrejme, továrenský a nemožno ho zmeniť. Nastavenia RAM ponúkané niektorými výrobcami však disponujú veľmi zaujímavými funkciami, pomocou ktorých môžete výrazne zrýchliť váš PC. Zvážime tie, ktoré sa týkajú časovania, ktoré je možné nakonfigurovať okrem štyroch hlavných. Dôležitá nuansa: v závislosti od modelu základnej dosky a verzie systému BIOS sa názvy každého z parametrov môžu líšiť od tých, ktoré teraz uvedieme v príkladoch.

1. Oneskorenie RAS do RAS

Toto načasovanie je zodpovedné za oneskorenie medzi okamihmi, kedy sú aktivované riadky z rôznych oblastí konsolidácie adries buniek (tj "banky").

2. Čas cyklu riadkov

Toto načasovanie odráža časový interval, počas ktorého trvá jeden cyklus v rámci jedného riadku. To znamená od okamihu jeho aktivácie až po začiatok práce s novým signálom (s medzifázou vo forme uzavretia).

3. Napíšte Čas zotavenia

Toto načasovanie odráža časový interval medzi dvoma udalosťami – dokončením cyklu zápisu dát do pamäte a začiatkom elektrického signálu.

4. Oneskorenie zápisu do čítania

Toto načasovanie ukazuje, koľko času by malo uplynúť medzi dokončením cyklu zápisu a momentom, keď sa začne čítanie údajov.

V mnohých verziách systému BIOS je k dispozícii aj možnosť Bank Interleave. Jeho výberom môžete nakonfigurovať procesor tak, aby pristupoval k rovnakým "bankám" pamäte RAM súčasne a nie postupne. V predvolenom nastavení tento režim funguje automaticky. Môžete však skúsiť nastaviť parameter typu 2 Way alebo 4 Way. To vám umožní používať 2 alebo 4, respektíve „banky“ súčasne. Vypnutie režimu Bank Interleave sa používa pomerne zriedka (zvyčajne je to spojené s diagnostikou PC).

Nastavenie časovania: nuansy

Vymenujme niektoré funkcie súvisiace s fungovaním časovania a ich nastavením. Podľa niektorých IT špecialistov je v sérii štyroch číslic najdôležitejšia prvá, teda časovanie CAS Latency. Preto, ak má používateľ málo skúseností s „pretaktovaním“ modulov RAM, experimenty by sa pravdepodobne mali obmedziť na nastavenie hodnôt iba pre prvé časovanie. Aj keď tento názor nie je všeobecne akceptovaný. Mnohí IT experti sa prikláňajú k názoru, že ostatné tri časovania nie sú menej dôležité z hľadiska rýchlosti interakcie medzi RAM a procesorom.

V niektorých modeloch základných dosiek v systéme BIOS môžete upraviť výkon čipov RAM v niekoľkých základných režimoch. V skutočnosti ide o nastavenie hodnôt časovania podľa šablón, ktoré sú prijateľné z hľadiska stabilnej prevádzky PC. Tieto možnosti zvyčajne existujú súčasne s možnosťou Auto by SPD a príslušné režimy sú Turbo a Ultra. Prvý znamená mierne zrýchlenie, druhý - maximum. Táto funkcia môže byť alternatívou k manuálnemu nastaveniu časovania. Podobné režimy sú mimochodom dostupné v mnohých rozhraniach pokročilého systému BIOS - UEFI. V mnohých prípadoch, ako hovoria odborníci, keď zapnete možnosti Turbo a Ultra, výkon počítača je dostatočne vysoký a jeho prevádzka je zároveň stabilná.

Hodiny a nanosekundy

Je možné vyjadriť takt v sekundách? Áno. A existuje na to veľmi jednoduchý vzorec. Kliknutia v sekundách sa považujú za jeden delený skutočnou rýchlosťou hodín RAM špecifikovanou výrobcom (hoci toto číslo by sa malo spravidla deliť 2).

To znamená, že ak chceme napríklad poznať takty, ktoré tvoria časovanie DDR3 alebo 2 RAM, tak sa pozrieme na jeho značenie. Ak je tam uvedené číslo 800, skutočná frekvencia RAM bude 400 MHz. To znamená, že trvanie cyklu bude hodnota získaná vydelením jednej číslom 400. Teda 2,5 nanosekundy.

Časovanie pre moduly DDR3

Niektoré z najmodernejších modulov RAM sú čipy DDR3. Niektorí odborníci sa domnievajú, že také ukazovatele ako načasovanie sú pre nich oveľa menej dôležité ako pre čipy predchádzajúcich generácií - DDR 2 a staršie. Faktom je, že tieto moduly spravidla interagujú s dostatočne výkonnými procesormi (ako je napríklad Intel Core i7), ktorých zdroje vám umožňujú menej často pristupovať k pamäti RAM. V mnohých moderných čipoch od spoločnosti Intel, ako aj v podobných riešeniach od AMD, existuje dostatočné množstvo vlastného analógu pamäte RAM vo forme vyrovnávacej pamäte L2 a L3. Môžeme povedať, že takéto procesory majú svoje vlastné množstvo pamäte RAM, schopné vykonávať značné množstvo typických funkcií pamäte RAM.

Práca s časovaním pri použití DDR3 modulov teda, ako sme zistili, nie je tým najdôležitejším aspektom „pretaktovania“ (ak sa rozhodneme zrýchliť výkon PC). Oveľa dôležitejšie pre takéto mikroobvody sú len rovnaké frekvenčné parametre. Zároveň sú moduly DDR2 RAM a ešte skoršie technologické rady inštalované do počítačov aj dnes (aj keď, samozrejme, rozšírené používanie DDR3 je podľa mnohých odborníkov viac ako ustálený trend). Preto môže byť práca s časovaním užitočná pre veľký počet používateľov.